Schnellantwort
FPGA FIR-Filter | HLS | Kria KV260 | Pynq is an open source FPGA project from Hackster.io, indexed by ZouIC. Entwurf eines vollständig pipelined und parallel FIR-Filters mit Float und Festpunktdatentyp. Mit dem Kria KV260 FPGA, HLS und Pynq.
- Source
- Hackster.io
- Focus
- FPGA
- Author
- Michael Schmid
- Published
- 2022-07-26
Häufige Fragen
What does FPGA FIR-Filter | HLS | Kria KV260 | Pynq do?
Entwurf eines vollständig pipelined und parallel FIR-Filters mit Float und Festpunktdatentyp. Mit dem Kria KV260 FPGA, HLS und Pynq.
Where does FPGA FIR-Filter | HLS | Kria KV260 | Pynq come from?
ZouIC indexes it from Hackster.io, original page at https://www.hackster.io/michi_michi/fpga-fir-filter-hls-kria-kv260-pynq-2eec35.
What stack does FPGA FIR-Filter | HLS | Kria KV260 | Pynq use?
tags AMD Xilinx, tutorial, intermediate.
When was FPGA FIR-Filter | HLS | Kria KV260 | Pynq published?
The source page lists 2022-07-26.
Indexiert von ZouIC von der öffentlichen Seite der Quellplattform, nur für Entwicklerreferenz. Urheberrecht und Lizenzierung bleiben bei dem Autor; Sie erhalten Code und Dateien von der ursprünglichen Plattform.
FPGA FIR-Filter | HLS | Kria KV260 | Pynq
Veröffentlicht 2022-07-26
Entwurf eines vollständig pipelined und parallel FIR-Filters mit Float und Festpunktdatentyp. Mit dem Kria KV260 FPGA, HLS und Pynq
Technische Spezifikationen
Verwandte Ressourcen und Kauflinks
Statistiken
Similar Hardware Projects
Projektinformationen
Autor Info
Verwandte Links
Weiter erkunden
Zitat Hinweis
Dieser Inhalt stammt von Hackster.io Plattform，Alle Rechte sind dem ursprünglichen Autor vorbehalten. Diese Plattform bietet nur Indexierung und Zusammenfassungen. Für detaillierte Inhalte besuchen Sie bitte den ursprünglichen Link.