Hackster.io
Von ZouIC indexierte Open-Source-Hardwareprojekte aus öffentlichen Seiten dieser Plattform. Ausschließlich als Referenz für Entwickler; Urheberrecht und Lizenz verbleiben bei den Autoren.
Schnellantwort
Hackster.io collects 1303 projects on ZouIC.
- Entries
- 1303
Häufige Fragen
How many projects does ZouIC list under Hackster.io?
1303, each with its own detail page and a link to the original source.
DSP for FPGA: Simple FIR Filter in Verilog
Dieses Projekt zeigt, wie man einen einfachen FIR-Filter mit vorgenerierten Koeffizienten in Verilog implementiert.
Introduction to Using AXI DMA in Embedded Linux
Dieses Tutorial geht durch eine Anwendung, die Daten aus dem Linux-Benutzerraum auf dem Zynq-basierten Arty Z7 FPGA in den DDR-Speicher liest / schreibt.
Windows 10 IoT Core: Setting Startup App
Stellen Sie die spezifische App als Startanwendung fest, wenn Ihr Windows 10 IoT Core gestartet wird.
FPGA-Based Edge Detection Using HLS
Nutzen von HLS-Funktionen zur Erstellung einer Bildverarbeitungslösung, die Kantenerkennung (Sobel) in programmierbarer Logik implementiert.
Pigeon Detection System
Finden Sie Tauben und verteidigen Sie Ihr Vogelhaus gegen diese Vögel, die nie aufhören zu essen.
Creating a Zynq or FPGA-Based, Image Processing Platform
Erstellung einer Bildverarbeitungsplattform, die HDMI-Eingang zum Ausgang ermöglicht. Dies kann als Grundlage für eine HLS-basierte Bildverarbeitungsdemo verwendet werden.
Clean Water AI
Mit KI gefährliche Bakterien und schädliche Partikel im Wasser zu erkennen.
A Practical Introduction to SRAM Memories Using an FPGA (I)
Lernen wir alles über SRAM-Speicher, die einen Controller in Verilog schreiben.
Stereo Vision and LiDAR Powered Donkey Car
Donkey Car mit dem Ultra96-Board, einem Raspberry Pi, FPGA-beschleunigter Stereo-Vision, MIPI CSI-2 Bilderfassung, einem LiDAR-Sensor und KI.
Creating an FPGA-Based Low-Cost Imaging System
Nicht alle Bildsysteme müssen teuer sein. Lösungen können direkt mit kostenoptimierten FPGA- und CMOS-Bildsensoren erstellt werden.
Dual ARM Hello World on Zynq Using Vitis
Nutzen Sie den Zynq FPGA-Chip von Xilinx vollständig, indem Sie beide seine Dual-ARM-Kerne gleichzeitig ausführen.
The Train of the Future
Unser Zug löst viele Reizungen. Es ist nicht mehr überfüllt, schneller, pünktlich und gibt Ihnen immer aktuelle Informationen über eine App.
UART Interface in VHDL for Basys3 Board
Ein Tutorial zum Erstellen einer UART-Schnittstelle zwischen dem Basys 3-Board und dem Computer-Terminal in VHDL, das auf FPGA läuft.
Programming Python on Zynq FPGA
Diese Anfangsanleitung lehrt Ihnen, wie Sie Python auf Digilent Arty Z7-20 programmieren, der Xilinx Zynq Z7020 SoC-Plattform.
Integrating Zynq PS and PL with Memory-Mapped Registers
Erstellen/Verpacken benutzerdefinierter PL-IP, dann Entwicklung von PS-Software zum Schreiben/Lesen seiner speicherzugeordneten Register.
Running LLM on AMD NPU Hardware
Ich werde mein LLM-basiertes japanisch-englisches maschinelles Übersetzungsmodell auf den neuen RyzenAI-fähigen PC von AMD (mit NPU) portieren.
_yBFr2cmGks.gif?auto=compress%2Cformat&gifq=35)
AI Vision IoT
Mit KI Objekte erkennen und überwachen, anschließend verbinden und auf der IoT-Plattform aufzeichnen.
Using HLS on an FPGA-Based Image Processing Platform
Aufbauend auf der Bildverarbeitungsanwendung Zybo Z7. Dieses Projekt demonstriert die Verwendung von HLS mit C/C++ zur Beschleunigung der Bildverarbeitung.
Software Defined Radio on the FPGA
Funk, das mit analogem Signal arbeitet, wird digital auf FPGA über VHDL implementiert.
Getting Started with the Kria KR260 in Vivado 2022.1
Dieses Projekt zeigt, wie man ein benutzerdefiniertes Hardwaredesign für das Kria KR260 Robotics Starter Kit in Vivado 2022 erstellt.1
Vitis-AI 1.3 Flow for Avnet VITIS Platforms
Diese Anleitung enthält detaillierte Anleitungen zur Zielsetzung des Xilinx Vitis-AI 1.3-Flows für Avnet Vitis 2020.2-Plattformen.
Introduction to Digital Filters using FPGA
So samplen Sie mit High Speed ADC und DAC in FPGA und führen Sie die Signalverarbeitung auf dem empfangenen Signal durch
_SSzZPRFxXi.png?auto=compress%2Cformat)
Deep Neural Network Hardware Accelerator
Lassen Sie uns Neural Network beibringen, wie man einen Job für uns macht.
The Inventive Toothbrush
Wir möchten Eltern mit einer E-Mail auf ihrem Smartphone benachrichtigen, wenn ihre Kinder sich die Zähne geputzt haben. Wir verwenden einen Beschleunigungssensor.
Lead Acid Battery Capacity Tester (Updated)
Eine 12 V Blei-Säure-Batterie wird mit einem konstanten Strom (programmierbar) für einen Zeitraum entladen, um die Endspannung VS Zeitkurve zu erhalten
FPGA Remote Programmer
Fernprogrammeur für Xilinx FPGAs über WiFi und Ethernet. Raspberry Pi + Jtag Pi Platte.
Xilinx DDS Compiler IP Tutorial on the Ultra96
Eine Einführung in den Xilinx Direct Digital Synthesis Compiler mit einfacher Implementierung auf dem Ultra96 V2.
Vitis-AI 1.1 Flow for Avnet VITIS Platforms - Part 1
Diese Anleitung enthält detaillierte Anleitungen zum Targeting der DNNDK-Proben aus dem Xilinx Vitis-AI 1.1-Flow für Avnet Vitis 2019.2-Plattformen
Getting Started with the Kria KR260 in PetaLinux 2022.1
Dieses Projekt zeigt, wie man ein benutzerdefiniertes Hardwaredesign für das Kria KR260 Robotics Starter Kit in PetaLinux 2022 erstellt.1
Use Python, Zynq and OpenCV to Implement Computer Vision
Verwenden Sie Python, OpenCV-Bibliotheken und das PYNQ-Framework, um die Computer Vision auf der Arty Z7-20 Xilinx Zynq SoC-Plattform zu implementieren.
Getting Started with the Kria KV260 in Vivado 2021.1
Das Projekt zeigt, wie man ein benutzerdefiniertes Hardwareprojekt für das Kria KV260 Vision AI Starter Kit in Vivado 2021 erstellt.1
Creating Xilinx Vivado board files for EBAZ4205
In diesem Tutorial lernen Sie, wie Sie Xilinx Vivado Board-Dateien für Ihr benutzerdefiniertes Board erstellen.
“It’s For The Birds!”
Mit Arduino 101 können wir die Zukunft der Öko-Monitoring neu erfinden! Kommen Sie und sehen Sie, wie das Grove IoT Kit es besser macht!
Playing audio with an FPGA
Werfen wir einen Blick in die I2S-Spezifikation und versuchen wir, den ersten Schritt zur Wiedergabe von Audiodateien mit einem FPGA zu realisieren.
Vitis+PetaLinux 2022.1 & KRS 1.0 Install on Ubuntu 22.04
Dieses Projekt geht durch die Installation von Vitis und PetaLinux 2022.1 sowie KRS 1.0 auf Ubuntu 22.04 Jammy Jellyfish.
Add Custom IP Modules to Vivado Block Design
Sehen Sie, wie Sie benutzerdefinierte RTL-Module direkt in den Vivado Block Design Flow integrieren können.
Hello MicroBlaze on Arty-A7
Sehen Sie, wie Sie die Soft-Prozessor-Implementierung von Xilinx, den MicroBlaze, auf dem Arty-A7-Board aufbringen.
How to Test Your Design with Vivado's Behavioral Simulation
Dieses Tutorial führt eine einfache Demonstration durch, wie Sie Ihre Testbank mit der Verhaltenssimulation von Vivado bereitstellen.
Vitis-AI 1.2 Flow for Avnet VITIS Platforms
Diese Anleitung enthält detaillierte Anleitungen zur Zielsetzung des Xilinx Vitis-AI 1.2-Flows für Avnet Vitis 2020.1-Plattformen.
Signal Processing with XADC and PYNQ
Erstellen eines PYNQ-Bildes für die MicroZed 7010/20 und IO Carrier Card. Signalverarbeitung mit XADC.
Two Methods of Building PetaLinux for the Ultra96
Ultra96 kombiniert WiFi, Bluetooth & ein SoC mit programmierbarer Logik. Werfen wir einen Blick auf die verschiedenen Möglichkeiten des Aufbaus von Linux-Projekten, die darauf abzielen.
Face Detection and Tracking in Python on Ultra96-V2
Diese Anleitung enthält detaillierte Anleitungen zur Implementierung von Gesichtserkennung und Gesichtsracking in Python auf der Ultra96-V2-Plattform.
Getting Started with the Kria KV260 AI Vision Kit
Dieses Projekt geht durch die out-of-the-box-Fähigkeiten des Kria K260 SoM-Entwicklungskits.
GPIO and Petalinux (Embedded Linux, Yocto based)
Ein einfaches GPIO-Wechseln und eine Unterbrechung scheint einfach? Hmmm... vielleicht nicht mit UIO in Petalinux OS.
JetScan
Ein intelligenter und schneller GPU 3D-Scanner mit Jetson Nano und Intel Tiefensensor. Metrisch genauer RGBD 3D-Scanner und sofortige 3D-Rekonstruktion.
Training & Implementing a BNN Using Pynq
Mit Pynq können wir eine beschleunigte KI/ML auf einem FPGA implementieren, ohne eine Zeile von HDL zu schreiben! Schauen wir uns mal an, wie wir das schaffen. ..
Vivado, Vitis, & PetaLinux 2024.1 Install on Ubuntu 22.04
Eine aktualisierte Installationsanleitung für die Version 2024.1 der AMD FPGA Tools auf einer Ubuntu 22.04-Hostmaschine.
RPi+PMOD Connector GPIO with Custom PL Design in Kria KR260
Dieses Projekt zeigt, wie ein benutzerdefiniertes PL-Design auf dem KR260 unter Verwendung seiner RPi- und PMOD-Stecker implementiert wird.
Building a Camera / Imager Test Platform
Ich mache viel Arbeit mit der Bildverarbeitung und muss Kameras / Bildgeräte testen. Ich werde eine skalierbare Testplattform erstellen.
Creating GUI App for the Ultra96 with Qt
In diesem Tutorial lernen Sie, wie Sie die Qt-Umgebung einrichten, um Anwendungen zu erstellen und zu debuggen, die in Qt Creator für Xilinx Ultra96 erstellt wurden.
FPGA Based Motor Control
FPGAs sind ideal für die Präzisionsmotorsteuerung, in diesem Projekt werden wir eine einfache Motorsteueranwendung erstellen, auf der wir aufbauen können.
Getting Started with Avnet's ZUBoard-1CG
Dieses Projekt zeigt, wie man auf dem ZU Board mit den Build-Skripten von Avnet für Vivado & PetaLinux 2022 einsetzt.1
Machine Learning at the Edge with Xilinx DNN Developer Kit
Programmierbare Logik kann maschinelles Lernen beschleunigen. Werfen wir einen Blick, wie wir das Xilinx DNNDK dazu verwenden können.
ZedBoard HDMI Tutorial
Dieses Tutorial ist über "Implementierung von HDMI auf ZedBoard mit Video Mixer und Test Pattern Generator".
Designing a Custom AXI IP on Vitis
In diesem Projekt werde ich Ihnen zeigen, wie Sie eine benutzerdefinierte AXI IP auf Vitis erstellen und den Treiber zum Verwalten von Bare-Metal und Petalinux.
F3NR1R: Fennec Companion AI Robot (Prototype)
Version 1 eines freundlichen, tragbaren Roboters auf der Basis eines Fennec-Fuchses. Arbeiten laufen für Virtual Maker Faire :)
Vivado, Vitis, & PetaLinux 2023.1 Install on Ubuntu 22.04
Eine schnelle Anleitung zum Installationsprozess der FPGA-Entwicklungstools von AMD auf Ubuntu 22.04 LTS.
Using Vivado Remotely
Vivado kann remote auf einem leistungsstarkeren Server ausgeführt werden, um die Leistung zu verbessern, während es sich noch auf dem lokalen FPGA-Board entwickelt
Doing Math in FPGA
FPGAs sind ideal für die Implementierung von Mathematik, lasst uns einen Blick werfen, wie wir einfache und komplexe Mathematik in FPGAs machen können.
共 1303 个项目，第 1 / 22 页
Alle Projekte stammen von öffentlichen Seiten dieser Plattform. ZouIC verweist auf sie und hostet weder Code noch Dateien; sie dienen ausschließlich als Referenz für Entwickler, gemäß der jeweiligen Projektlizenz.