Hackster.io
Von ZouIC indexierte Open-Source-Hardwareprojekte aus öffentlichen Seiten dieser Plattform. Ausschließlich als Referenz für Entwickler; Urheberrecht und Lizenz verbleiben bei den Autoren.
Mark Pro-52 (Smart AGV)
Ein automatisiertes geführtes Fahrzeug ist ein Muss für jede Branche. Sie präsentieren das Smart Automated Guided Vehicle, das auf dem Industrial IoT basiert.
Recreating the F14 CADC
Der Central Air Data Computer war ein 20 Bit Computer, als der Intel 4004 4 Bit war. Das einzige Problem ist, dass er bis 1998 klassifiziert wurde!
Making YOLOv11 compatible with Vitis AI 3.5 and DPU
In diesem Artikel geht es darum, das YOLOv11 Pytorch-Modell mit Vitis AI 3.5 und DPU IP kompatibel zu machen, um die Inferenz auf AMDs MPSoC- und Kria-Boards auszuführen.
Snickerdoodle Powered, Cloak of Invisibility
Bildverarbeitung zur Entfernung der Vordergrund- oder Hintergrundfarbe, um einen Mantel der Unsichtbarkeit zu erstellen.
Fixed Platform Design on Zynq-7000 in Vivado 2024.1
Dieses Projekt geht durch, wie man ein festes Hardwaredesign (feste Plattform) für den Zynq-7000 SoC in Vivado 2024.1 erstellt.
Ultra96-V2 Vitis 2020.2 Hello World from ARM R5
Ausführen einer Bare Metal Hello World Anwendung auf Ultra96-V2 vom ARM Cortex-R5 Prozessor
Manage USB I2C/UART Click Board From PetaLinux in Ultra96
Wie man ein axi uartlite Peripheriegerät von PetaLinux in Ultra96 Board verwaltet.
Anti-Snoozer
Ein Projekt von Intel Edison und Intel RealSense, das darauf ausgerichtet ist, Unfälle zu verhindern, die auftreten, wenn Sie beim Fahren einschlafen.
Implementation DPU, GPIO, and PWM for KR260
Dieses Projekt ist Teil eines Teilprojekts des AMD Pervasive AI Developer Contest. Wir haben DPU, GPIO und PWM für KR260 implementiert.
Accelerated App Development on Kria KD240 in Vitis 2023.2
Dieses Projekt geht durch den grundlegenden Workflow zur beschleunigten Anwendungsentwicklung auf dem Kria KD240 in Vitis Unified 2023.2
Fixed Platform Design on Zynq-7000 in PetaLinux 2024.1
Dieses Projekt zeigt, wie man ein eingebettetes Linux-Image für den ARM-Kern im Zynq-7000 mit PetaLinux 2024 erstellt.1
Debugging HDL with ILAs in Vivado & Vitis 2023.2
Dieses Projekt beschreibt, wie man die Vivado & Vitis-Projekte zum Debuggen mit integrierten Logikanalysatoren in HDL in der Version 2023.2 einrichtet.
Garden Monitoring System Using AI
Ein KI-basiertes System mit AMD-Technologie überwacht Pflanzen, optimiert die Pflege und automatisiert die Wartung für ein effizientes, nachhaltiges Gartenarbeiten.
Telegram Bot with Intel Edison
Eine Anwendung, die mit einem Bot aus Telegramm mit dem Edison kommuniziert, um Zugriff auf Eingänge und Ausgänge des Edison zu erhalten.
ADPLL Design for Transceiver
Dieses Projekt soll eine Übertragungsleitung zwischen zwei Verbindungen mit FPGA-Karten erstellen und die Synchronisationsprobleme mit ADPLL lösen.
Vitis 2023.2 AXI4-Lite Slave Custom RTL
Erstellen einer benutzerdefinierten RTL-IP in PL und Verbinden dieses RTL-Codes mit PS über AXI4-Lite, damit wir Daten vom Zynq-Prozessor an die FPGA-Logik senden können
ADAS Reference Design with Xilinx MPSoC-EV
Dieses Tutorial behandelt den "Detaillierung des Vivado- und Petalinux-Design-Flows" des ADAS-Systemdesigns für die Automobilindustrie.
TINA: Running non NN algorithms on an AMD Ryzen NPU!
TINA ermöglicht es Ihnen, Ihre nicht-NN-Operationen wie z. B. Matrixmultiplikation oder if-Anweisungen mit jeder Hardware auszuführen, die neuronale Netzwerke unterstützt.
SelfieCam
Reise die Welt und mache Fotos als Beweis für Ihre Reisen, indem du einfach zu Hause sitzt und mit der Intel RealSense Kamera posiert.
Radiation Effects Demonstrator in FPGA
Im Weltraum kann niemand Ihren FPGA-Schrei hören. Hohe Zuverlässigkeit FPGA Design Lehrhilfe
Integrating Alexa & Ultra96
Die Sprachsteuerung mit Alexa ist für eine Reihe von Anwendungen beliebt. Dieses Projekt zeigt, wie man einen Ultra96 (Arm & FPGA) mit Alexa verbindet.
Designing a carrier card for MicroZed Zynq-7000 SOM
Erste Schritte zur praktischen Nutzung des Zynq-7000 Systems auf Modul
AES CryptoCore
AES CryptoCores ist ein dediziertes Hardwaremodul, das zur Verschlüsselung und Entschlüsselung von Daten mit dem gewünschten Schlüssel beiträgt.
Adaptive deep learning hardware for video analytics
Eine neue flexible Hardware-Architektur zur adaptiven Unterstützung einer Vielzahl von DL-basierten Video-Analyse-Algorithmen in extremen Umgebungen
Driving Electromagnets with the MiniZed
Verwenden Sie den I/O des MiniZed mit benutzerdefinierten Treiberschaltungen zur Steuerung von Elektromagneten.
Demystifying AI/ML Development for Edge Devices
Erfahren Sie, wie Sie ein benutzerdefiniertes CNN auf einem DEEPX-beschleunigten Edge-Gerät entwerfen, trainieren und bereitstellen.
Data Center AI-VCK5000
Die Xilinx® VCK5000 Versal Development Card basiert auf der Xilinx 7nm Versal™ ACAP.
Support Vector Machine on Zynq & ZynqMPSoC-Zybo & Ultra96v2
Dieses Projekt zielt darauf ab, die Support Vector Machine (SVM) auf einem Zynq 7000 oder Zynq-MPSoC Board zu implementieren.
HeartSpace Circadian Muse
Wearable, das Bio- und Umweltdaten kombiniert, damit jeder seine Kreativität und sein Wohlbefinden verbessern kann.
FPGA Calculator (Basys3)
In diesem Projekt habe ich mit dem Xilinx SDK einen 6-Bit-Rechner auf dem Basys 3 Board erstellt.
Illuminating Vivado ChipScope ILAs (UltraScale+)
Das Debuggen in Hardware kann eine Herausforderung sein, aber in diesem Projekt lernen wir, wie man effektiv in Hardware debuggt.
HuGo
HuGo ist ein humanoider Roboter, erstellt durch 3D-Drucktechnik, gesteuert durch FPGA-Boards mit Sensoren, angetrieben durch Servomotoren.
FIFO Design in 2026?
Ein einfaches, aber elegantes Verilog-basiertes FIFO-Design mit detaillierten Designschritten, das sollten Sie wissen!
Simulating AI Engine Designs with an RTL Testbench
Verwenden von Vivado zur Simulation von AMD AIE
Random number generator (4/8 bit)
Zufallszahlengenerator (4/8 Bit) auf FPGA mit VHDL. Generierung von zufälligen binären Zahlen auf FPGA.
Counting Cars in REAL-TIME
Dieses Projekt hilft Ihnen, bewegende Autos zu erkennen und zu zählen, alles in Echtzeit
Hardware acceleration in FPGA with Vivado and Vitis
Vollständiger Flow von Grund auf: Vivado-Plattform, Petalinux-Build und Hardware-Kernel-Build auf Vitis, auf dem MYIR-Entwicklungsboard MYD-CZU4EV
Measuring Circuit Delay for FPGA Timing using the ADP3450
Mit dem ADP3450 misst dieses Projekt die Verzögerung zwischen der Feststellung von FPGA IO auf Basis von NPN 2N3094 und der LED-Beleuchtung am Kollektor.
Real time filter compute with Pynq
In diesem Projekt zeige ich Ihnen, wie Sie eine Echtzeit-Filterkoeffizienten-Berechnung mit Pynq und Scipy-Bibliothek entwerfen.
Game of Life-Based Lighting
Conway's Game of Life ist ein zelluläres Automatenspiel. Es kann verwendet werden, um einige brillante Lichteffekte zu erstellen.
Connected Lego desk houses
Bleiben Sie in Verbindung mit Fernbeziehungen auf eine lustige Weise. Setzen Sie Ihr kleines Haus auf Ihren Schreibtisch oder Nachttisch =)
It Lives! Bringing Up the Ultra96V2 Breakout Board
Das Ultra96 Breakout Board bringt auf und nimmt in Betrieb.
RTSP Feed Camera Source for Edge Impulse on Kria KR260
In diesem Projekt verwende ich einen RTSP-Kamera-Feed mit meinem Edge Impulse-Modell, das auf meinem KR260 läuft, um eine drahtlose Einrichtung zu haben.
Using ChipScope to Debug AMD Versal Designs
In diesem Projekt werden wir untersuchen, wie wir interne Logikanalysatoren verwenden können, um eine Versal Edge Image Processing-Anwendung zu validieren.
Single Tone Detector with Genesys ZU and RTU
Verwenden Sie Eclypse Z7 zur Generierung eines FSK-Signals und Genesys ZU zur Implementierung eines Single Ton Detector Algorithmus, der in der RTU ausgeführt wird.
Does Your FPGA Work? Let It Tell You
Was ist, wenn Ihr FPGA sich selbst testen könnte? Dieses interaktive Projekt überprüft alles von Tasten bis DDR-Speicher, so dass Sie wissen, dass Ihr Board bereit ist
Ultra96-V2 Vitis 2020.2 Test Applications
Erstellen und Ausführen von Testanwendungen aus Vitis-Vorlagen auf Ultra96-V2.
FPGYAY 24 Days of FPGA Advent!!
Twenty Four FPGA-bezogene Links, veröffentlicht einer pro Tag! Vom 1. bis 24. Dezember
RunDMC
Wir starten einen verdammten DeLorean automatisch, wenn der Benutzer in das Auto eintritt, mit einem Intel Edison und Grove Kit!
Smart Sensor IoT Bring Up on Two Continents
Das Smart Sensor IoT Board ist auf zwei Kontinenten eingesetzt, können wir sie beide aus der Ferne aufbringen.
Getting Started with BLDCs on Kria KD240 + Motor Kit Part 2
Dieses Projekt geht weiter mit dem Antrieb von BLDC-Motoren auf dem Kria KD240 mit Motor Accessory Kit unter Verwendung von EMF-Daten über einen beschleunigten Kernel.
Electronic dice using FPGA
Elektronischer Würfel oder Zufallszahlengenerator von 1 bis 6 (3 Bits). Die Zufallszahl wird auf der gemeinsamen Anode 7 Segment-Anzeige mit FPGA angezeigt
Home Automation: Alarm Control and Sleep Tracking with AWS
In diesem Projekt zeige ich Ihnen, wie Sie ein automatisches Alarmsystem mit Lichtsensor aufbauen und Ihre Schlafgewohnheiten mit dem AWS-Service verfolgen.
Motion sensing with Intel Edison
Eine kurze Anleitung zur Verwendung des LeapMotion-Sensors zum Auslösen einer LED mit Intel Edison.
Arty Z7 - AI accelerator using AXI CDMA
Erfahren Sie, wie Sie einen FPGA-KI-Beschleuniger mit AXI CDMA auf Arty Z7-20 erstellen.
Petalinux vs. Baremetal: Run Your FPGA Video Design!
Unterschied zwischen Petalinux und Baremetal Designs
Stereo Face Detection with the Dual Camera Mezzanine
Diese Anleitung enthält detaillierte Anleitungen zur Implementierung der Gesichtserkennung auf zwei (2) Kameras mit dem Ultra96-V2 und dem Dual-Camera Mezzanine.
Vitis AI ONNX Runtime Engine (VOE) with KR260 + Python
Dieses Projekt ist Teil eines Teilprojekts des AMD Pervasive AI Developer Contest. Wir stellen Vitis AI ONNX Runtime Engine (VOE) mit KR260 vor.
Sight Cycle - IoT Bike Light
Das intelligente Fahrradlicht, das sich mit einer Reihe von LEDs an seine Umgebung anpasst, die sich unabhängig dimmen, wenn Umgebungslicht erkannt wird
3D Printer AI: UP Squared/Movidius/OctoPrint to Catch Errors
Verwenden Sie das Movidius NCS auf dem UP Squared Board, um Fehler in einem 3D-Druckauftrag zu erkennen und ihn mit OctoPrint zu stoppen, damit er wieder aufgenommen werden kann.
共 1303 个项目，第 10 / 22 页
Alle Projekte stammen von öffentlichen Seiten dieser Plattform. ZouIC verweist auf sie und hostet weder Code noch Dateien; sie dienen ausschließlich als Referenz für Entwickler, gemäß der jeweiligen Projektlizenz.