CURATED OPEN HARDWARE
开源项目总库
一个总库收录全部开源项目：站内开发板、站内实战案例，以及 GitHub、Seeed Studio 等平台的开源硬件项目。统一筛选、统一分页，数据取自各平台公开信息，不美化、不虚构。
Hackster.io
fpga
First hardware project with the Xilinx Kria KV260 kit
Kria 起步套件面向软件开发者，而作为硬件工程师，作者的第一步就是改硬件——先试着关掉风扇。
beginner
![Intelligent Community Alerts Beacon [-iCAB-]](https://hackster.imgix.net/uploads/attachments/317312/20170623_023911_gbUFFWTP1Q.jpg?auto=compress%2Cformat)
Hackster.io
通用开发板
Intelligent Community Alerts Beacon [-iCAB-]
一个云端联网的警报系统，解析从天气到失踪人口等各类本地警报信息源，并提供视觉与声音反馈。
advanced
Hackster.io
通用开发板
Recreating the F14 CADC
复刻 F-14 战斗机的中央大气数据计算机（CADC）：在 Intel 4004 还是 4 位的年代，它已是一台 20 位计算机——且直到 1998 年才解密。
intermediate
Hackster.io
fpga
Making YOLOv11 compatible with Vitis AI 3.5 and DPU
本文讲解如何让 YOLOv11 PyTorch 模型兼容 Vitis AI 3.5 与 DPU IP，在 AMD MPSoC 和 Kria 板上推理。
intermediate
Hackster.io
fpga
Fixed Platform Design on Zynq-7000 in Vivado 2024.1
本教程逐步讲解如何在 Vivado 2024.1 中为 Zynq-7000 SoC 创建固定硬件设计（固定平台）。
beginner
Hackster.io
fpga
Ultra96-V2 Vitis 2020.2 Hello World from ARM R5
在 Ultra96-V2 上从 ARM Cortex-R5 处理器运行裸机 Hello World 应用。
beginner
Hackster.io
fpga
Manage USB I2C/UART Click Board From PetaLinux in Ultra96
如何在 Ultra96 板的 PetaLinux 里管理 AXI UARTlite 外设。
intermediate
Hackster.io
fpga
Implementation DPU, GPIO, and PWM for KR260
AMD 普惠 AI 开发者大赛子项目：为 KR260 实现 DPU、GPIO 与 PWM。
advanced
致谢原作者与平台
本平台聚合的所有项目均来源于上述开源平台，版权归原作者所有。我们尊重每一位开源贡献者的劳动成果，所有内容均遵循其原始开源许可协议。如果您是项目作者并希望移除相关内容，请联系我们。