CURATED OPEN HARDWARE
开源项目总库
一个总库收录全部开源项目：站内开发板、站内实战案例，以及 GitHub、Seeed Studio 等平台的开源硬件项目。统一筛选、统一分页，数据取自各平台公开信息，不美化、不虚构。
Hackster.io
fpga
Vitis-AI 1.3 Flow for Avnet VITIS Platforms
本指南详细讲解如何在 Avnet Vitis 2020.2 平台上走 Xilinx Vitis-AI 1.3 流程。
beginner
Hackster.io
fpga
Introduction to Digital Filters using FPGA
如何在 FPGA 中用高速 ADC 与 DAC 采样，并对采集到的信号做数字信号处理。
intermediate
_SSzZPRFxXi.png?auto=compress%2Cformat)
Hackster.io
物联网
Lead Acid Battery Capacity Tester (Updated)
12V 铅酸电池以可编程恒流放电一段时间，测得端电压随时间变化的曲线。
advanced
Hackster.io
fpga
Xilinx DDS Compiler IP Tutorial on the Ultra96
Xilinx 直接数字频率合成（DDS）Compiler IP 入门，附 Ultra96 V2 上的简单实现。
intermediate
Hackster.io
fpga
Vitis-AI 1.1 Flow for Avnet VITIS Platforms - Part 1
本指南详细讲解如何在 Avnet Vitis 2019.2 平台上跑 Vitis-AI 1.1 流程的 DNNDK 示例。
intermediate
Hackster.io
fpga
Getting Started with the Kria KR260 in PetaLinux 2022.1
本项目讲解如何在 PetaLinux 2022.1 中为 Kria KR260 机器人起步套件构建自定义硬件设计。
intermediate
Hackster.io
fpga
Use Python, Zynq and OpenCV to Implement Computer Vision
在 Arty Z7-20（Xilinx Zynq SoC）平台上，用 Python、OpenCV 与 PYNQ 框架实现计算机视觉。
advanced
Hackster.io
fpga
Getting Started with the Kria KV260 in Vivado 2021.1
本项目讲解如何在 Vivado 2021.1 中为 Kria KV260 Vision AI 起步套件创建自定义硬件工程。
intermediate
Hackster.io
fpga
Creating Xilinx Vivado board files for EBAZ4205
本教程教你为自己的板卡（以 EBaz4205 为例）制作 Xilinx Vivado 板级文件。
intermediate
致谢原作者与平台
本平台聚合的所有项目均来源于上述开源平台，版权归原作者所有。我们尊重每一位开源贡献者的劳动成果，所有内容均遵循其原始开源许可协议。如果您是项目作者并希望移除相关内容，请联系我们。