开源项目总库
一个总库收录全部开源项目:站内开发板、站内实战案例,以及 GitHub、Seeed Studio 等平台的开源硬件项目。统一筛选、统一分页,数据取自各平台公开信息,不美化、不虚构。
DSP for FPGA: Using Xilinx DDS with Custom FIR
看看如何把自定义 FIR 滤波器与 Xilinx DDS Compiler 等 DSP IP 集成。

Vitis-AI 1.1 Flow for Avnet VITIS Platforms - Part 2
本指南详细讲解如何在 Avnet Vitis 2019.2 平台上运行 Xilinx Vitis-AI 1.1 流程的 VART 示例。
Enabling 10G Ethernet on the Xilinx KR260
本教程展示如何在 KR260 开发套件的 Vivado 与 PetaLinux 工程中配置 10G SFP+ 接口。
OpenAMP in Xilinx MPSoC FPGA- Running Petalinux & Baremetal
本教程讲解用 OpenAMP 框架在单颗 MPSoC FPGA 上跑多系统:APU 上 Petalinux、RPU 上裸机。
Logging sensor data using Intel Edison and Python
无需 Arduino IDE,使用 Mraa Python 库直接从 Intel Edison 读取传感器数据。
AXI4-Lite Interface Wrapper for Custom RTL in Vivado 2021.2
本项目演示如何给自定义 RTL 模块加 AXI4-Lite 接口封装,放进 Vivado 块设计使用。

Introducing Xilinx Kria™ for Vision AI Applications
Xilinx 刚刚发布全新产品线 Kria——本项目抢先看看这颗自适应、可量产的 SOM。
Kria-KR260 Petalinux 2022.2 - GPIO Tutorial
面向 KR260 Kria 机器人开发板的 PetaLinux 2022.2 GPIO 工程。
Add Peripheral Support to Kria KR260 Vivado 2022.1 Project
本项目讲解如何在 Vivado 2022.1 工程中为 KR260 载板上的硬件挂上相应接口。

IoT@School: An IoT Implementation for Monitoring Air Quality
冬天的教室通风不良、空气质量差,导致疲劳、头痛甚至恶心——用 IoT 监测它。
致谢原作者与平台
本平台聚合的所有项目均来源于上述开源平台,版权归原作者所有。我们尊重每一位开源贡献者的劳动成果,所有内容均遵循其原始开源许可协议。如果您是项目作者并希望移除相关内容,请联系我们。
