CURATED OPEN HARDWARE
开源项目总库
一个总库收录全部开源项目：站内开发板、站内实战案例，以及 GitHub、Seeed Studio 等平台的开源硬件项目。统一筛选、统一分页，数据取自各平台公开信息，不美化、不虚构。
Hackster.io
fpga
Getting Started with the Arty Z7 in Vivado 2020.2
看看如何在 Vivado 2020.2 中为 Arty Z7 FPGA 开发板构建基础硬件镜像。
beginner
Hackster.io
通用开发板
Real Time Optimization in Petalinux with RT Patch on MPSoC
在 MPSoC 上打 RT 补丁优化关键线程时延，并用 CPU 隔离管理线程优先级。
intermediate
Hackster.io
机器视觉
Touch-less Display Interfaces on Edge
在边缘设备上实现人机交互：使用 Intel OpenVINO 多线程实现自助终端的手势与声音控制，基于数值模型检测眨眼与嘴部动作。
intermediate
Hackster.io
fpga
Raspberry PI Based FPGA Test System Part One
树莓派非常适合 FPGA 方案的测试与原型验证，本文先从 CM5 的点亮讲起。
beginner
Hackster.io
fpga
Accelerated Design Development on Kria KR260 in Vitis 2022.1
本项目讲解如何为 Kria KR260 机器人起步套件创建自定义 Vitis 平台与加速应用。
intermediate
Hackster.io
fpga
Making Cora Pynq
Xilinx PYNQ 框架能把 Python 与可编程逻辑结合起来——看看如何为自定义板卡制作 PYNQ 镜像。
intermediate
Hackster.io
fpga
DSP for FPGA: Rewriting FIR Logic to Meet Timing
延续之前的简易 FIR Verilog 模块，本项目讲解当时序违例出现时如何重写 HDL 逻辑。
intermediate
Hackster.io
fpga
PYNQ Controlled NeoPixel LED Cube
NeoPixel 好玩，LED 光立方好看——来看看怎么做一个用 PYNQ 控制的光立方。
intermediate
Hackster.io
fpga
Transfer Data between HDL and Embedded C in FPGA using DMA
本项目讲解 PL 侧 HDL 与处理器上嵌入式 C 之间用 DMA 传输数据的基本结构。
intermediate
Hackster.io
fpga
Yolov3 Tiny Tutorial: Darknet to Caffe for Xilinx DNNDK
本教程讲解如何把 Darknet 的 YOLOv3 Tiny 转成 Caffe 框架，再用 Xilinx DNNDK 与 Ultra96 实现。
intermediate
致谢原作者与平台
本平台聚合的所有项目均来源于上述开源平台，版权归原作者所有。我们尊重每一位开源贡献者的劳动成果，所有内容均遵循其原始开源许可协议。如果您是项目作者并希望移除相关内容，请联系我们。