CURATED OPEN HARDWARE
开源项目总库
一个总库收录全部开源项目：站内开发板、站内实战案例，以及 GitHub、Seeed Studio 等平台的开源硬件项目。统一筛选、统一分页，数据取自各平台公开信息，不美化、不虚构。
Hackster.io
fpga
Using APU + RPU + PL on Genesys ZU
Zynq UltraScale+ 是含多种处理单元的异构器件——本项目展示如何把 APU、RPU 和 PL 一起用起来。
intermediate
Hackster.io
fpga
SPI Interface RTL for Pmod ALS (8-bit ADC) in Verilog
从零写 Pmod ALS（8 位 ADC）的 Verilog SPI 接口，并把结果显示在 Basys3 的七段数码管上。
intermediate
Hackster.io
fpga
Binary Neural Network Demonstration on Ultra96
在基于 Xilinx Zynq UltraScale+ MPSoC 的 Avnet Ultra96 上，用 FPGA 二值神经网络加速做图像分类。
beginner
Hackster.io
机器人
Scalable Intelligent Air Quality Monitoring and Response
空气质量监测：Intel Edison 计算模块 + Amazon AWS + Kibana 可视化，还有无人机！
advanced
Hackster.io
fpga
JTAG Booting an Embedded Linux image on Zynq UltraScale+
用 Xilinx 的 XSCT 工具从 JTAG 接口启动 Zynq UltraScale+ MPSoC 的嵌入式 Linux 镜像。
advanced
Hackster.io
fpga
License Plate Recognition with Vitis-AI
Vitis-AI 提供丰富的预训练模型库——本项目讲解如何用它们实现车牌识别。
intermediate
Hackster.io
fpga
FPGA/SoC Controlled Robot Arm
机器人站在工业 4.0、AI 与边缘计算革命的最前沿——来看看如何打造一条 FPGA 控制的机械臂。
intermediate
Hackster.io
机器视觉
Traffic Generator with AXI-4 Stream Master
看看如何创建一个带 AXI4-Lite 从接口与 AXI4-Stream 主接口的简易流量发生器外设。
beginner
致谢原作者与平台
本平台聚合的所有项目均来源于上述开源平台，版权归原作者所有。我们尊重每一位开源贡献者的劳动成果，所有内容均遵循其原始开源许可协议。如果您是项目作者并希望移除相关内容，请联系我们。