CURATED OPEN HARDWARE
开源项目总库
一个总库收录全部开源项目：站内开发板、站内实战案例，以及 GitHub、Seeed Studio 等平台的开源硬件项目。统一筛选、统一分页，数据取自各平台公开信息，不美化、不虚构。
Hackster.io
通用开发板
Digitizing Signals with XADC on ZYBO Z7-20
用 ZYBO Z7-20 的 XADC 采集函数发生器信号，经 DMA 传输后在 MATLAB 绘图。
beginner
Hackster.io
fpga
Gesture Control of Smart Home Devices with Xilinx KV260
把预训练 PyTorch 模型编译到 Xilinx Kria KV260 上，从 USB 摄像头识别手势来控制 FireTV 电视棒。
intermediate
Hackster.io
fpga
Building the Ultra96-V2 PYNQ Base Overlay
一步一步构建 Ultra96-V2 的 PYNQ 基础 overlay。
beginner
Hackster.io
fpga
4 Channel TDC (Time Digital Converter) on Cmod A7 35T
在 Cmod A7 35 上用 MicroBlaze 与 SRAM 实现四通道时间数字转换器（TDC）：30ps RMS 精度、60MSa/s 测量速率。
intermediate
Hackster.io
fpga
Edge Impulse on Kria KV260: Basic ML Model Development
本项目讲解在 Edge Impulse 里创建自己的机器学习模型并部署到 Kria KV260 的全过程。
intermediate
Hackster.io
fpga
Debugging Accelerated Apps using Emulation in Vitis 2021.2
本项目讲解如何在 Vitis 2021.2 中搭建通用工程，用软件与硬件仿真调试 FPGA 加速应用。
advanced
Hackster.io
fpga
FPGA IP Core Generation with Vitis Model Composer
本教程演示用 Vitis Model Composer 生成 FPGA IP 核：从建模到部署，一步一步来。
intermediate
Hackster.io
fpga
LAMP-FPGA: Accelerating Time Series Similarity Prediction
在 Ultra96-V2 FPGA 板上做时间序列相似模式预测。
advanced
致谢原作者与平台
本平台聚合的所有项目均来源于上述开源平台，版权归原作者所有。我们尊重每一位开源贡献者的劳动成果，所有内容均遵循其原始开源许可协议。如果您是项目作者并希望移除相关内容，请联系我们。