CURATED OPEN HARDWARE
开源项目总库
一个总库收录全部开源项目：站内开发板、站内实战案例，以及 GitHub、Seeed Studio 等平台的开源硬件项目。统一筛选、统一分页，数据取自各平台公开信息，不美化、不虚构。
Hackster.io
fpga
UART VHDL Implementation on FPGA with Host Data Exchange
在 FPGA 开发板上用 VHDL 实现 UART 通信协议，并与 Python 串口终端交换数据。
beginner
Hackster.io
fpga
Zynqberry Zero Hardware Design in Vivado 2022.1
本项目讲解 ZynqberryZero 在 Vivado 2022.1 中的硬件设计，让它能用上树莓派外设。
intermediate
Hackster.io
通用开发板
Should Dan Water His Plants?
Dan 的避暑小屋里有几盆心爱的植物——用 MiniZed 监测湿度与温度，判断它们该不该浇水。
beginner
Hackster.io
机器视觉
ZYBO Z7 20 Webcam on the Petalinux
Zybo Z7-20 板配合 PetaLinux，用 Pcam 5C 摄像头跑实时嵌入式视觉应用。
beginner
Hackster.io
fpga
TE0726 Zynqberry Hardware Design in Vivado 2022.1
本项目讲解如何在 Vivado 2022.1 中为 Zynqberry 创建兼容树莓派 pHAT 扩展板的基础硬件设计。
beginner
Hackster.io
fpga
LED Patterns on the Arty S7 FPGA board
用 VHDL 让 Digilent Arty S7-25 板上的 4 颗 LED 玩出花样。
beginner
Hackster.io
fpga
Zynq XADC tutorial, Part 2: The HW design
Zynq-7000 XADC 使用教程（二之三）：在 AMD Xilinx Vivado 里做硬件设计。
advanced
Hackster.io
fpga
Getting Started with the Kria KD240 in PetaLinux 2023.2
本项目讲解如何用 PetaLinux 2023.2 为 Kria KD240 传动套件构建 Linux 操作系统。
intermediate
Hackster.io
fpga
Traffic Segmentation using Xilinx Vitis-AI
基于 Ultra96V2（Zynq UltraScale+ MPSoC）的东京涩谷路口实时交通语义分割演示。
intermediate
Hackster.io
fpga
PYNQ-Z2 HDMI Usage - 4: Video Processing Seamless Switch
本文为 Sobel 滤镜加了个开关，画面切换全程稳定不黑屏。
intermediate
致谢原作者与平台
本平台聚合的所有项目均来源于上述开源平台，版权归原作者所有。我们尊重每一位开源贡献者的劳动成果，所有内容均遵循其原始开源许可协议。如果您是项目作者并希望移除相关内容，请联系我们。