Hackster.io
Von ZouIC indexierte Open-Source-Hardwareprojekte aus öffentlichen Seiten dieser Plattform. Ausschließlich als Referenz für Entwickler; Urheberrecht und Lizenz verbleiben bei den Autoren.
Running Yolov2-tiny on KV260
Dieses Projekt zeigt, wie man yolov2tiny auf KV260 mit der von Xilinx bereitgestellten Smart Camera-Anwendung ausführt.
FPGA Processor Expansion Module
Eine modulare Lösung zur Erweiterung der Prozessorfähigkeiten mit FPGA- und Hochgeschwindigkeits-ADC-Integration
![4K TPG Video Streaming in Kria KV260 [Baremetal] - Part 1](https://hackster.imgix.net/uploads/attachments/1472549/_Sd1Kg68RB6.blob?auto=compress%2Cformat)
4K TPG Video Streaming in Kria KV260 [Baremetal] - Part 1
Erfahren Sie, wie Sie eine eigenständige 4K-Video-Pipeline im Kria KV260 Vision AI Starter Kit implementieren
Mini But Mighty, the MiniZed and Vitis for Motor Control
Wie man den MiniZed mit dem Vitis Embedded Flow für Motorsteueranwendungen verwendet.
Ultra96 Facial Recognition Deadbolt Using PYNQ
Der Titel sagt alles! Dieses Projekt verwendet OpenCV und ein konvolutionelles neuronales Netzwerk in PYNQ auf einem Ultra96 V2, um ein intelligentes Schloss zu erstellen.
Avnet Ultra96-V2 Face Detection Tutorial
Vollendung einer spannenden Gesichtserkennungsanwendung innerhalb einer Stunde auf dem Ultra96-V2 SBC basierend auf Xilinx Zynq UltraScale+ MPSoC.
Ping Pong Game on DE-10 FPGA Board
Dieses Spiel ist in Verilog HDL geschrieben und implementiert eine VGA-Auflösung von 640x480 auf dem Monitor mit dem Intel DE-10 Lite FPGA Board.
Perfecting PCIe with AUBoard
Lassen Sie eine PCIe-Schnittstelle mit dem AUBoard laufen
Autonomous System for Locating People Under Dredges
Ziel dieses Projekts ist es, eine Funkkarte des Katastrophengebiets mit Empfangsgeräten in der Nähe des betroffenen Gebietes zu erstellen.
24-Bit Stereo Audio DAC for Raspberry Pi
24-Bit Stereo DAC, der speziell für Raspberry Pis entwickelt wurde. Dieser R-2R DAC liefert die klare Audioausgabe mit minimaler Konfiguration.
How to Install PetaLinux using a Virtual Machine
So erstellen Sie Ihren eigenen PetaLinux mit einer virtuellen Maschine
Vision Outside the Visible!!!
Die Fähigkeit, über mehrere Elemente des EM-Spektrums hinweg zu sehen, z. B. sichtbares IR, bietet erhebliche Vorteile. Mal sehen, wie wir das schaffen.
Facemask Detector
FPGA-basiertes System, das die Verwendung von Facemasken durch künstliche Intelligenz überwacht, umfasst ein Thermometer und einen Facemaskenspender.
Supercharge Your ZUBoard with the Hailo-8 AI Accelerator
Überladen Sie Ihr ZUBoard: Freisetzen Sie beispiellose Leistung mit dem Hailo-8 AI Accelerator.
Ultra96 FPGA-Accelerated Parallel N-Particle Gravity Sim
Demonstration der wissenschaftlichen Rechenleistung des kleinen ZU3EG SoC mit 8 parallelen Schwemmenstellbeschleunigern, die bei 200 MHz laufen.
Python & PYNQ on the Snickerdoodle!
Der Snickerdoodle ist ein SoC mit Prozessoren und programmierbarer Logik. Schauen wir uns an, wie wir Python mit PYNQ beschleunigen können!
Ethernet Packet Inspection
Local Area Network Traffic Analyzer mit Parallel String Matching.
FFT IP Core Tutorial: Vivado Simulation with Complex Numbers
Konfiguration und Validierung eines FFT IP-Kerns in Vivado mit verschiedenen Testsignalen
Interfacing with AXI Peripherals in RTL
Dieses Projekt zeigt, wie man mit einem AXI GPIO-Peripheriegerät in RTL vs. im Blockdesign in Vivado v2021 verbindet.2
ROS 2 in Kria kv260 with Petalinux 2021.2
Dieses Tutorial zeigt, wie man ROS 2 in einem Petalinux 2021.2-Image installiert und minimale Publisher/Subscriber-Beispiele startet.
Quadcopter using Intel Galileo and Android App
Getting Started with the TE0802
Eine Anleitung zur Inbetriebnahme eines TE0802 Zynq UltraScale+ MPSoC-Entwicklungsboards mit Vivado/Vitis 2019.2.
Weather Station & FPGA Device Talking via the IOTA Network
Dies zeigt, wie ein Dienst wie eine Gruppe von Wetterstationen die Entscheidungen von Geräten über das IOTA-Netzwerk beeinflussen kann.
Kria-DPU-TRD-VIVADO Flow (Vitis AI 2.0) Tutorial
Dieses Tutorial ist DPU TRD basierend auf VIVADO Flow, wir verwenden Vitis AI 2.0 zusammen mit VIVADO 2021.1 und Petalinux 2021.1
Getting Started with SP701 in Vivado 2021.2
Erfahren Sie, wie Sie ein Basis-Hardware-Design für die Spartan-7 SP701 FPGA-Entwicklungsplattform in Vivado v2021 erstellen.2
Let's make a smartwatch with AWS IoT
Intel Edison ist klein genug, um als Wearable zu verwenden, also machen wir eine Smart Watch mit Edison und leistungsstarkem AWS IoT.
voicechat2: Local AI Voice Chat
Ein schnelles KI-Voicecat-System, das vollständig lokal (SRT/LLM/TTS) über WebSockets läuft. Kompatibel mit AMD GPUs.
Live Camera Feed Webpage on the Ultra96
Sehen Sie sich einen Live-Webcam-Feed über eine auf dem Ultra96v2 implementierte Webseite an.
FPGA-Based Intelligent Engine Control Unit
Eine intelligente Möglichkeit, die Kraftstoffeffizienz der Motorsteuerung durch FPGA zu erhöhen.
Benchmarking the Kria KV260 AI Vision Starter Kit
Dieses Projekt zeigt die Performance-Benchmarks des Kria SoM und wie sie validiert werden können.
ZUBoard - Building the foundational designs
Avnet stellt vorüberprüfte Designs für seine Plattformen zur Verfügung. Dieses Projekt beschreibt, wie man die ZUBoard-Designs von der Quelle aus neu generiert.
Debugging AMD FPGA AXI designs with a RPi Pico
Das FPGA-Design verwendet AXI-Netzwerke, dies kann ein komplexes Protokoll sein, mit dem man arbeiten kann. Schauen wir uns an, wie Sie mit einem UART und RPi PICO auf AXI zugreifen können
Real-Time Face Recognition on Ultra96-V2
Nutzen Sie Vitis-AI 1.3, um Echtzeit-Gesichtserkennung auf der Ultra96-V2-Entwicklungsboard zu implementieren.
Rapid Prototyping Vitis HLS IP Designs using Pynq
Pynq ist ein praktisches Werkzeug für die schnelle Prototypierung Ihrer IP-Designs in Vitis HLS, also ist dieses Projekt eine schnelle Demo dieses Zyklus.
Zynqberry U-Boot Configuration in PetaLinux
Dieses Projekt zeigt, wie man die erforderlichen u-boot-Umgebungsvariablen für die Zynqberry-Boards in ein PetaLinux-Projekt integriert.
Wi-Fi Connectivity on the Ultra96-V2 in Vivado+PetaLinux 201
Bringen Sie den Ultra96 V2 in Vivado+PetaLinux 2019.2 mit Wi-Fi-Konnektivität.
Creating a Vitis-AI GStreamer Plugin for the Ultra96-V2
GStreamer ist ein beliebtes Framework für die Implementierung von Video-Pipelines in Linux. Dieses Projekt zeigt, wie man ein benutzerdefiniertes AI-Plugin erstellt.
Object Detection using OAK-D with Custom Dataset
Dieses Projekt soll die Objekterkennung mit OAK-D demonstrieren, die im Modell SSD-MobileNet-V2 mit benutzerdefiniertem Datensatz ausgebildet ist.
Real Digital Signal Processing
Signalverarbeitung mit der echten digitalen Blackboard
Understanding FIR Filters with PYNQ
Filter sind ein Schlüsselelement von FPGA-basierten Lösungen. Wir sehen, wie wir einen FIR-Filter erstellen und mit ihm in PYNQ interagieren können!
Kria KV260 Petalinux 2023.1 Project Build & Config- Tutorial
Dieses Tutorial behandelt das Erstellen eines Petalinux-Projekts mit BSP der Version 2023.1 für Kria KV260 und die Konfiguration zum Generieren des WIC-Bildes.
agriHoverGames – a smart drone that solves farmers' problems
Ein intelligentes System, das die Gesundheit verschiedener Kulturen analysieren kann.
Realtime Fare Evasion Detection From Video Using Openvino
Automatisiertes Echtzeit-Fahrpreishinterziehungserkennungssystem kann helfen, Millionen von Dollar für die Transitbehörden zu sparen!
Mango Plant Disease Detection
Es hilft bei der Klassifizierung der Krankheiten von Mangoblättern für unsere Mangofarm in Indien mit Tensorflow und OpenVino in Drohnen
Edge Impulse on Xilinx Zynq
Implementierung von Tiny Machine Learning am Rande auf Xilinx Zynq-Geräten.
Sign Language Letter Translator
Ein intelligenter Handschuh, der Gebärdensprache Buchstaben in schriftliche Buchstaben mit Monitor übersetzt.
Hello Versal!
In diesem Projekt werden wir Schritt für Schritt durch unsere erste Versal Project Building Hardware gehen und Elemente zum NoC hinzufügen.
PYNQ for Kria KV260
PYNQ Installation und Konfiguration für Kria KV260 SOM Embedded System.
Avnet Ultra96 and OnSemi Dual MIPI Camera
Untersuchung der neuen OnSemi Dual MIPI Camera Mezzanine für den Ultra96.
Rescue Bot
Rescue Bot ist ein autonomer Bodenrover, der entwickelt wurde, um das Gelände nach einer Katastrophe zu navigieren, Überlebende zu lokalisieren und die Katastrophenreaktion zu verbessern.
Signal Analysis with the Cora Z7 & Octave
FPGAs / SoCs sind ideal für die Signalverarbeitung. Schauen wir uns an, wie wir eine Testplattform für Experimente implementieren können.
KRIA kv260 petalinux bsp
Überblick über kv260 petalinux BSP 2021.1 als Ausgangspunkt für Design und Anpassungen
_b3T40wUW0R.png?auto=compress%2Cformat)
Object detection using FPGA LIDAR
In diesem Projekt werden wir einen LIDAR mit einem FPGA verbinden.
Accelerating the MediaPipe models with Hailo-8
Eine Erkundung der Beschleunigung der MediaPipe-Modelle mit Hailo-8
Vitis Acceleration Flow on KV260 - Extensible Vitis Platform
Mit Vitis für die FPGA-Beschleunigung geht dieser erste Teil durch, wie man das Hardwaredesign mit den Haken für den beschleunigten Kernel erstellt.
Getting Started with the Kria KD240 in Vivado 2023.2
Dieses Projekt zeigt, wie man ein Hardware-Design mit allen Board-Peripheriegeräten für das Kria KD240 Drives Kit in Vivado 2023 erstellt.2
共 1303 个项目，第 4 / 22 页
Alle Projekte stammen von öffentlichen Seiten dieser Plattform. ZouIC verweist auf sie und hostet weder Code noch Dateien; sie dienen ausschließlich als Referenz für Entwickler, gemäß der jeweiligen Projektlizenz.