Hackster.io
Von ZouIC indexierte Open-Source-Hardwareprojekte aus öffentlichen Seiten dieser Plattform. Ausschließlich als Referenz für Entwickler; Urheberrecht und Lizenz verbleiben bei den Autoren.
Making Cora Pynq
Xilinx Pynq Framework ermöglicht es uns, Python und programmierbare Logik zu kombinieren. Schauen wir uns an, wie wir ein Pynq Image für benutzerdefinierte Boards erstellen können.
Verifying VHDL
Wenn wir mit FPGA arbeiten, bevor wir das Design auf die Hardware setzen, müssen wir in der Lage sein, es zu überprüfen.
DSP for FPGA: Rewriting FIR Logic to Meet Timing
Fortsetzend mit meinem einfachen FIR-Filter-Verilog-Modul geht dieses Projekt durch, wie man HDL-Logik neu schreibt, wenn Setup-Timing-Verletzungen auftreten.
PYNQ Controlled NeoPixel LED Cube
Mit NeoPixels macht es Spaß zu arbeiten. LED Würfel sind auch sehr visuell interessant. Schauen wir uns an, eine PYNQ-gesteuerte zu erstellen!
Transfer Data between HDL and Embedded C in FPGA using DMA
Dieses Projekt geht durch eine grundlegende Struktur, wie Daten zwischen HDL in der PL auf eingebettetes C übertragen werden können, das auf einem Prozessor in einem FPGA läuft.
Healthcare Robot
Ein Team der Shanghai Tongji University hat einen Gesundheitsroboter mit LattePanda und RealSense-Kamera entwickelt.
Yolov3 Tiny Tutorial: Darknet to Caffe for Xilinx DNNDK
Dieses Tutorial zeigt, wie man den YoloV3 Tiny von Darknet in Caffe Framework konvertiert und dann mit Xilinx DNNDK und Ultra96 implementiert.
Face Detection with OpenVINO on Raspberry Pi
Beginnen Sie mit einem Pi 3 mit Intels Neural Compute Stick 2, um Objekte und Gesichter zu erkennen.
Estimating Pi with a Cora Z7 Running Linux
Wie soll man herausfinden, wie schnell das Cora Z7 ist? Was ist mit der Verwendung beider CPU-Kerne? Wie wäre es mit einem vollständigen Betriebssystem?
Image Processing with Arm Cortex-M1
Erstellung einer kostengünstigen Bildgerätelösung mit einem Xilinx Spartan S7 und Arm Cortex-M1.
A Practical Introduction to SRAM Memories Using an FPGA (II)
Schreiben wir einen effizienten SRAM-Controller in Verilog.
Localization Based on RF Modules Using FPGA
Finden Sie den Standort eines Geräts mit mehreren DWM1000-ESP8266-Paaren und einem FPGA.
ROS 2 Pick and Place System with Edge Impulse
Ein Robotersystem zur effizienten Objektsortierung und -platzierung in dynamischen Umgebungen, das den Roboterarm mittels Computersicht führt.
System Design with Vitis Unified
Erstellung einer Embedded-Systemlösung mit dem heterogenen Systemfluss von Vitis Unified.
Ultra96v2 Linux-Based Platform in Xilinx Vitis 2020.1
Dieses Projekt generiert und testet eine Linux-basierte Hardwareplattform für Ultra96v2 mit dem Xilinx Vitis 2020.1.
AgriAI : Pest Detection for Plants Using Deep Learning
Verwendung von Deep Learning mit Intels OpenVino zur Erstellung intelligenter Schädlingserkennung für Pflanzen.
KV260 DPU-TRD Petalinux 2022.1 Vivado Flow
Dieses Projekt zeigt, wie man ein Petalinux-Bild von BSP mit DPU-Unterstützung mit dem Vivado-Flow für KV260 erstellt.
Building RISC-V for the Arty 100T
In diesem Tutorial werden wir uns anschauen, wie wir einen RISC-V bauen können, insbesondere den SiFive Freedom E310.
Using APU + RPU + PL on Genesys ZU
Zynq US+ ist ein heterogenes Gerät mit verschiedenen Arten von Geräten im Inneren. In diesem Projekt werde ich Ihnen zeigen, wie Sie alle zusammen verwenden.
Plant Assistant
Sie können Ihre Anlage mit Ihrem Smartphone überprüfen, ob sie genügend Wasser, Fertilizer, Sonnenlicht hat und ob die Luftqualität gut ist.
SPI Interface RTL for Pmod ALS (8-bit ADC) in Verilog
Der SPI-Schnittstellencode für Pmod ALS (8-Bit ADC) in Verilog wird von Grund auf implementiert und an das 7-Sekunden-Display auf dem Basys3 FPGA-Board übertragen.
FPGA Computer Graphics
Dieses Projekt schlägt die Schaffung einer Grafikbibliothek vor, um die grafischen Informationen ausschließlich mit VHDL zu generieren und zu manipulieren.
Binary Neural Network Demonstration on Ultra96
FPGA-basierte Binäre Neurale Netzwerkbeschleunigung für die Bildklassifizierung auf dem Avnet Ultra96 basierend auf dem Xilinx Zynq UltraScale+ MPSoC.
Scalable Intelligent Air Quality Monitoring and Response
Überwachung der Luftqualität mit dem Intel Edison Compute Module, Amazon AWS, Visualisierung durch Kibana und Drohnen!
JTAG Booting an Embedded Linux image on Zynq UltraScale+
Booten von Embedded Linux Images auf Zynq UltraScale+ MPSoC über die JTAG-Schnittstelle mit dem von Xilinx bereitgestellten XSCT-Dienstprogramm
License Plate Recognition with Vitis-AI
Vitis-AI bietet einen Zoo mit vorgefertigten Modellen. Dieses Projekt beschreibt, wie diese Modelle zur Implementierung der Kennzeichenerkennung genutzt werden können.
FPGA/SoC Controlled Robot Arm
Robotik steht an der Spitze von Industrie 4.0, KI und der Edge-Revolution. Schauen wir uns an, wie wir einen FPGA-gesteuerten Roboterarm erstellen können.
Traffic Generator with AXI-4 Stream Master
Sehen Sie, wie Sie ein einfaches Verkehrsgenerator-Peripheriegerät mit einer Slave-AXI4-Lite-Schnittstelle und einer Master-AXI-4-Streaming-Schnittstelle erstellen
Getting to grips with Git
Wir alle verwenden es, in vielen unserer Projekte, aber was genau ist git und wie verwenden wir es effektiv als Ingenieure und Entwickler.
Direct Register Mode DMA and Writing to DDR Memory on Zybo
Übertragung von Daten aus dem Verkehrsgenerator-Peripheriegerät in den DDR-Speicher von Zybo Z7-10 mittels DMA-Transaktionen im Registermodus
PetaLinux 2019.2 on Ultra96 Using BSP + Recipe Patch
Erstellen Sie ein PetaLinux-Projekt mit dem neuen 2019.2 BSP und sehen Sie, wie Sie einen Fehler in einer der Rezeptdateien in PetaLinux 2019.2 beheben.
Car Detection System on Zybo Z7-20
Ziel dieses Projekts ist es, LiDAR- und Kameradaten auf Zybo Z7-20 zu verarbeiten, um Objekte mit Datenfusion zu erkennen.
Zmod ADC & DAC on the Eclypse Z7: Sine Wave Loopback
Nutzen Sie den Zmod Expansion Header auf dem Eclypse Z7 mit ADC & DAC Zmods in einer einfachen Sinuswellen-Loopback-Demonstration.
Rapid Prototyping with GStreamer, Vitis AI and DeepLib
Entwickeln Sie intelligente Videoverarbeitungsanwendungen auf Zynq UltraScale+-Geräten in Minuten.
Video Mixer feature implementation on Zynq FPGA
Dies ist ein Referenz-Tutorial zur Implementierung verschiedener Funktionen von Video Mixer, hauptsächlich Alpha-Blending und Logoschicht und mehrere TPG-Schichten.
//build 2014 - Piano
Der ursprüngliche Hack des Windows IoT Maker Teams, der auf der 2014 //build Konferenz debütierte.
ZCU102-Vitis DPU TRD - Vitis AI (3.0)
Dieses Vitis Flow Tutorial ist ein erweitertes Tutorial zu "Vitis DPU TRD" für ZCU102 mit detaillierten Schritten, Build und BOOT LOG und Debug-Hinweise.
Upgrading the firmware & library of Arduino 101
Dieses Tutorial erklärt, wie Sie die Bibliotheken und die Arduino 101 Firmware aktualisieren.
Building Custom SDSoC Platform with PetaLinux
Dieses Tutorial zeigt, wie Sie Ihre eigene benutzerdefinierte IP zum SDSoC-System hinzufügen und es mit PetaLinux integrieren lassen.
Caffein-AI-tor
Doppelte Deep-Learning-CNNs mit Gesichts- und Emotionerkennung, die prädiktives maschinelles Lernen versorgen, um Ihnen den optimalen Koffein-Kick zu bringen.
Amazon Kitchen DRS
Dieses Projekt nutzt eine Kombination aus RFID, Lastzellensensoren und Konnektivität über Arduino und Echo für eine Amazon-basierte Smart Pantry.
Lights, Lens, and Logic
Alles, was Sie je über Bildsensoren und programmierbare Logikanwendungen wissen wollten
Shoot Your Shot!
Diese Computer Vision-Kabine analysiert Benutzer, die Pfeile von mehreren Kameras werfen, und bewertet jeden Pfeil, bevor sie Daten in die Cloud protokollieren.
Accelerating Image Processing with PYNQ & OpenMV Cam
PYNQ ist ideal für die Beschleunigung von Python-Anwendungen in programmierbarer Logik. Werfen wir einen Blick, wie wir es mit OpenMV Kamera verwenden können.
Create an Image Processing with PetaLinux in 1 Hour or Less
Bildverarbeitung mit dem Ultra96V2 und dem OnSemi MIPI Mezzanine Board.
Petalinux Build, new app definition and Dynamic-Static IP
Erstellen Sie ein einfaches Bild und aktivieren Sie eine Dynamic-Static IP über Power-up-Skript (beiseite Paw Patrol Zuma mein Sohn beschloss, auf den uZed zu platzieren).
Ultra96-V2 Vivado 2020.2 Basic Hardware Platform
Erstellen Sie eine einfache Hardwareplattform mit der Vivado 2020.2 GUI, die dann für einfache Bare Metal-Anwendungen wie Hello World verwendet werden kann.
A Stereo Vision System Powered by Zynq SoC with Complete RTL
Ein Stereo-Visionssystem mit der niedrigsten Zynq-Qualität, das durch Parallelrechnen von FPGAs betrieben wird. RTL und andere Designdateien werden präsentiert.
Creating a Custom Kria App
Als Xilinx Kria™ startete, stellten sie auch eine Methode zur schnellen Bereitstellung von Apps zur Verfügung. Dieses Projekt beschäftigt sich mit der Erstellung einer benutzerdefinierten App.
PMOD IP Development for Kria KV260 using Vitis HLS
Dieses Projekt zeigt, wie man den PMOD I/O auf dem KV260 Carrier Board steuert und IP für ihn mit Vitis HLS entwickelt.
Frequency Hopping Spread Spectrum (FHSS) System
Nutzung von FPGA-Fähigkeiten zur Konstruktion und Implementierung eines Frequency Hopping Spread Spectrum (FHSS)-Systems.
Motor Control with the MiniZed
Wie man Motoren mit PWM, dem MiniZed und einem Touchscreen-Controller steuert.
Lego Land Rover Defender Robot with Kria KR260
Dieses Projekt zeigt, wie ich mit dem Kria KR260 & Edge Impulse das Land Rover Defender Lego Technic Kit in einen autonomen Roboter umgewandelt habe.
Tracealyzer for FreeRTOS on Xilinx Zynq
Eine Anleitung zum Debuggen Ihrer Embedded FreeRTOS-Anwendungen, die auf einem Avnet MiniZed-Board laufen, auf eine betriebssystembewusste Weise.
Implementing Control Algorithms with Pynq (Python)
Das Xilinx Pynq Framework ermöglicht es uns, Python- und Jupyter-Notebooks mit FPGA-Designs zu verwenden.
Helping Out My Local Coffee Shop During COVID Using FPGAs
Eine Zusammenfassung darüber, wie ich meinem bevorzugten lokalen Café geholfen habe, sich während COVID-19 mit einem FPGA an die neue Art des kontaktlosen Geschäfts anzupassen.
共 1303 个项目，第 3 / 22 页
Alle Projekte stammen von öffentlichen Seiten dieser Plattform. ZouIC verweist auf sie und hostet weder Code noch Dateien; sie dienen ausschließlich als Referenz für Entwickler, gemäß der jeweiligen Projektlizenz.