30 秒结论
「ADPLL Design for Transceiver」是 ZouIC 从 Hackster.io 收录的开源项目，FPGA 方向。本项目旨在用 FPGA 板在两个链路间建立传输线，并用全数字锁相环（ADPLL）解决同步问题。
- 来源平台
- Hackster.io
- 方向
- FPGA
- 许可证
- 以原页面标注为准
- 作者
- Team 13AKTK
- 发布时间
- 2019-04-07
常见问题
ADPLL Design for Transceiver 是做什么的？
本项目旨在用 FPGA 板在两个链路间建立传输线，并用全数字锁相环（ADPLL）解决同步问题。
ADPLL Design for Transceiver 的内容来源是哪里？
这条记录收录自 Hackster.io，原文地址 https://www.hackster.io/13aktk/adpll-design-for-transceiver-2158d6。
ADPLL Design for Transceiver 用了什么技术栈？
标签 AMD Xilinx、protip、advanced。
ADPLL Design for Transceiver 是什么开源许可证？
ZouIC 收录这条记录时未标注具体许可证，条款以原始页面为准。
ADPLL Design for Transceiver 是谁做的？
来源页标注的作者为 Team 13AKTK。
ADPLL Design for Transceiver 是什么时候发布的？
来源页面标注的发布时间是 2019-04-07。
本项目旨在用 FPGA 板在两个链路间建立传输线，并用全数字锁相环（ADPLL）解决同步问题。
技术规格详情
source platform
Hackster.io
listing note
Metadata fetched from the public platform page; copyright belongs to the original author.
difficulty
advanced
content type
protip
相关资源与购买渠道
统计数据
respects
5
views
2098