30 秒结论
「Binary updown 8 bit counter on FPGA」是 ZouIC 从 Hackster.io 收录的开源项目，FPGA 方向。Xilinx Spartan 6 FPGA 上的 8 位二进制加减计数器（0 到 255）。
- 来源平台
- Hackster.io
- 方向
- FPGA
- 许可证
- 以原页面标注为准
- 作者
- Ninad Waingankar
- 发布时间
- 2020-09-29
常见问题
Binary updown 8 bit counter on FPGA 是做什么的？
Xilinx Spartan 6 FPGA 上的 8 位二进制加减计数器（0 到 255）。
Binary updown 8 bit counter on FPGA 的内容来源是哪里？
这条记录收录自 Hackster.io，原文地址 https://www.hackster.io/ninadwaingankar/binary-updown-8-bit-counter-on-fpga-fd1344。
Binary updown 8 bit counter on FPGA 用了什么技术栈？
标签 AMD Xilinx、tutorial、intermediate。
Binary updown 8 bit counter on FPGA 是什么开源许可证？
ZouIC 收录这条记录时未标注具体许可证，条款以原始页面为准。
Binary updown 8 bit counter on FPGA 是谁做的？
来源页标注的作者为 Ninad Waingankar。
Binary updown 8 bit counter on FPGA 是什么时候发布的？
来源页面标注的发布时间是 2020-09-29。
Xilinx Spartan 6 FPGA 上的 8 位二进制加减计数器（0 到 255）。
技术规格详情
source platform
Hackster.io
listing note
Metadata fetched from the public platform page; copyright belongs to the original author.
difficulty
intermediate
content type
tutorial
相关资源与购买渠道
统计数据
respects
2
views
590