30 秒结论
「DSP for FPGA: Custom AXI4-Stream FIR filter IP in Vivado」是 ZouIC 从 Hackster.io 收录的开源项目，FPGA 方向。用 Vivado 内置的 AXI 封装工具，为 Verilog 自定义 FIR 滤波器加上 AXI4-Stream 接口。
- 来源平台
- Hackster.io
- 方向
- FPGA
- 许可证
- 以原页面标注为准
- 作者
- Whitney Knitter
- 发布时间
- 2022-02-28
常见问题
DSP for FPGA: Custom AXI4-Stream FIR filter IP in Vivado 是做什么的？
用 Vivado 内置的 AXI 封装工具，为 Verilog 自定义 FIR 滤波器加上 AXI4-Stream 接口。
DSP for FPGA: Custom AXI4-Stream FIR filter IP in Vivado 的内容来源是哪里？
这条记录收录自 Hackster.io，原文地址 https://www.hackster.io/whitney-knitter/dsp-for-fpga-custom-axi4-stream-fir-filter-ip-in-vivado-0d4a39。
DSP for FPGA: Custom AXI4-Stream FIR filter IP in Vivado 用了什么技术栈？
标签 AMD Xilinx、tutorial、advanced。
DSP for FPGA: Custom AXI4-Stream FIR filter IP in Vivado 是什么开源许可证？
ZouIC 收录这条记录时未标注具体许可证，条款以原始页面为准。
DSP for FPGA: Custom AXI4-Stream FIR filter IP in Vivado 是谁做的？
来源页标注的作者为 Whitney Knitter。
DSP for FPGA: Custom AXI4-Stream FIR filter IP in Vivado 是什么时候发布的？
来源页面标注的发布时间是 2022-02-28。
用 Vivado 内置的 AXI 封装工具，为 Verilog 自定义 FIR 滤波器加上 AXI4-Stream 接口。
技术规格详情
source platform
Hackster.io
listing note
Metadata fetched from the public platform page; copyright belongs to the original author.
difficulty
advanced
content type
tutorial
相关资源与购买渠道
统计数据
respects
28
views
9206