30 秒结论
「SPI Interface RTL for Pmod ALS (8-bit ADC) in Verilog」是 ZouIC 从 Hackster.io 收录的开源项目，FPGA 方向。从零写 Pmod ALS（8 位 ADC）的 Verilog SPI 接口，并把结果显示在 Basys3 的七段数码管上。
- 来源平台
- Hackster.io
- 方向
- FPGA
- 许可证
- 以原页面标注为准
- 作者
- Sameera Kumar Kambadur
- 发布时间
- 2021-06-18
常见问题
SPI Interface RTL for Pmod ALS (8-bit ADC) in Verilog 是做什么的？
从零写 Pmod ALS（8 位 ADC）的 Verilog SPI 接口，并把结果显示在 Basys3 的七段数码管上。
SPI Interface RTL for Pmod ALS (8-bit ADC) in Verilog 的内容来源是哪里？
这条记录收录自 Hackster.io，原文地址 https://www.hackster.io/vasam2230/spi-interface-rtl-for-pmod-als-8-bit-adc-in-verilog-c1d5cb。
SPI Interface RTL for Pmod ALS (8-bit ADC) in Verilog 用了什么技术栈？
标签 AMD Xilinx、wip、intermediate。
SPI Interface RTL for Pmod ALS (8-bit ADC) in Verilog 是什么开源许可证？
ZouIC 收录这条记录时未标注具体许可证，条款以原始页面为准。
SPI Interface RTL for Pmod ALS (8-bit ADC) in Verilog 是谁做的？
来源页标注的作者为 Sameera Kumar Kambadur。
SPI Interface RTL for Pmod ALS (8-bit ADC) in Verilog 是什么时候发布的？
来源页面标注的发布时间是 2021-06-18。
从零写 Pmod ALS（8 位 ADC）的 Verilog SPI 接口，并把结果显示在 Basys3 的七段数码管上。
技术规格详情
source platform
Hackster.io
listing note
Metadata fetched from the public platform page; copyright belongs to the original author.
difficulty
intermediate
content type
wip
相关资源与购买渠道
统计数据
respects
2
views
7163