30 秒结论
「Vitis 2023.2 AXI4-Lite Slave Custom RTL」是 ZouIC 从 Hackster.io 收录的开源项目，FPGA 方向。在 PL 里创建自定义 RTL IP，经 AXI4-Lite 连到 PS，实现 Zynq 处理器向 FPGA 逻辑发数据。
- 来源平台
- Hackster.io
- 方向
- FPGA
- 许可证
- 以原页面标注为准
- 作者
- Mohammad Daneshgar
- 发布时间
- 2024-09-17
常见问题
Vitis 2023.2 AXI4-Lite Slave Custom RTL 是做什么的？
在 PL 里创建自定义 RTL IP，经 AXI4-Lite 连到 PS，实现 Zynq 处理器向 FPGA 逻辑发数据。
Vitis 2023.2 AXI4-Lite Slave Custom RTL 的内容来源是哪里？
这条记录收录自 Hackster.io，原文地址 https://www.hackster.io/daneshgar/vitis-2023-2-axi4-lite-slave-custom-rtl-aaaaba。
Vitis 2023.2 AXI4-Lite Slave Custom RTL 用了什么技术栈？
标签 AMD Xilinx、protip、intermediate。
Vitis 2023.2 AXI4-Lite Slave Custom RTL 是什么开源许可证？
ZouIC 收录这条记录时未标注具体许可证，条款以原始页面为准。
Vitis 2023.2 AXI4-Lite Slave Custom RTL 是谁做的？
来源页标注的作者为 Mohammad Daneshgar。
Vitis 2023.2 AXI4-Lite Slave Custom RTL 是什么时候发布的？
来源页面标注的发布时间是 2024-09-17。
在 PL 里创建自定义 RTL IP，经 AXI4-Lite 连到 PS，实现 Zynq 处理器向 FPGA 逻辑发数据。
技术规格详情
source platform
Hackster.io
listing note
Metadata fetched from the public platform page; copyright belongs to the original author.
difficulty
intermediate
content type
protip
相关资源与购买渠道
统计数据
respects
6
views
2096