30 秒结论
「Vitis-AI DPU-TRD for 2024.x with VIVADO and Kria/MPSoC」是 ZouIC 从 Hackster.io 收录的开源项目，FPGA 方向。本文讲 2024.x 工具下为 Kria 或 MPSoC 创建带 DPU 的 Vitis AI 使能工程的通用步骤与方法。
- 来源平台
- Hackster.io
- 方向
- FPGA
- 许可证
- 以原页面标注为准
- 作者
- LogicTronix [FPGA Design + Machine Learning Company]
- 发布时间
- 2025-05-13
常见问题
Vitis-AI DPU-TRD for 2024.x with VIVADO and Kria/MPSoC 是做什么的？
本文讲 2024.x 工具下为 Kria 或 MPSoC 创建带 DPU 的 Vitis AI 使能工程的通用步骤与方法。
Vitis-AI DPU-TRD for 2024.x with VIVADO and Kria/MPSoC 的内容来源是哪里？
这条记录收录自 Hackster.io，原文地址 https://www.hackster.io/LogicTronix/vitis-ai-dpu-trd-for-2024-x-with-vivado-and-kria-mpsoc-703403。
Vitis-AI DPU-TRD for 2024.x with VIVADO and Kria/MPSoC 用了什么技术栈？
标签 AMD Xilinx、tutorial、intermediate。
Vitis-AI DPU-TRD for 2024.x with VIVADO and Kria/MPSoC 是什么开源许可证？
ZouIC 收录这条记录时未标注具体许可证，条款以原始页面为准。
Vitis-AI DPU-TRD for 2024.x with VIVADO and Kria/MPSoC 是谁做的？
来源页标注的作者为 LogicTronix [FPGA Design + Machine Learning Company]。
Vitis-AI DPU-TRD for 2024.x with VIVADO and Kria/MPSoC 是什么时候发布的？
来源页面标注的发布时间是 2025-05-13。
本文讲 2024.x 工具下为 Kria 或 MPSoC 创建带 DPU 的 Vitis AI 使能工程的通用步骤与方法。
技术规格详情
source platform
Hackster.io
listing note
Metadata fetched from the public platform page; copyright belongs to the original author.
difficulty
intermediate
content type
tutorial
相关资源与购买渠道
统计数据
respects
9
views
1446