Build DDR4 Memory Tester with SKHynix H5AN8G6NCJR-VKC + FPGA
Eine kostengünstige FPGA-basierte DDR4-Speichervalidierungsplattform zur Testung, Initialisierung und Analyse von SK hynix H5AN8G6NCJR-VKC DDR4 SDRAM-Chips. T
YOLOv11 Detection + Segmentation with Versal VitisAI NPU
Aktivierung des YOLOv11 Objekt-Erkennungs- und Segmentierungsnetzwerks für Vitis AI NPU für AMD Versal Platform.
GPIO Control on AUP ZU3 with PetaLinux 2022.1
Erstellen Sie ein PetaLinux 2022.1-Bild für den Zynq UltraScale+ AUP ZU3 und steuern Sie eine LED von Linux über sysfs GPIO
Running PYNQ 4.0 on the snickerdoodle black and piSmasher
AMDs PYNQ 4.0 (Ubuntu 24.04) auf ein Zynq-7000-Board, das es nicht mehr unterstützt, und eine Hardware-Rechner-Demo, um zu beweisen, dass der FPGA-Pfad funktioniert
Bringing up an IMX219 video pipeline on AMD Kria KV260
Dieses Projekt beschreibt, wie man eine IMX219-Videopipeline auf einem AMD Kria KV260-Board erstellt.
Custom Linux driver on Zynq-7000
Schreiben eines benutzerdefinierten Treibers für eine IP Schritt für Schritt, beginnend von nichts und endend mit Unterbrechungshandhabungsunterstützung im Treiber.
Fractions in FPGA
Vergleichen Sie feststellte und floating point auf FPGA mit einem MATLAB-to-RTL IIR-Filter und lernen Sie, Q-Formate zu wählen und Abkürzungen zu handhaben.
MorphSense:FPGA-based Reconfigurable Sensor Network over SPE
Rekonfigurierbares Sensornetzwerk; Einmal bereitstellen, fernprogrammieren. FPGA orchestriert jeden Sensormodus über Single Pair Ethernet.
Chirp Waveform Generator Using Vitis Model Composer for FPGA
Von der Chirp-Gleichung zu einer parametrisierten FPGA-Architektur, die komplexe I/Q-Wellenformen generiert, indem nur Bandbreite und Pulsbreite verändert werden.
vtpgZero: Portable Open-Source Video TPG for FPGA
10 Testmuster, Moving Box, SMPTE-Balken und ein Image-Overlay, in einfachem Verilog. Ausgang: AXI4-Stream, FVAL/LVAL
UART on FPGA Board
Ich beabsichtige, das UART-Kommunikationsprotokoll (die grundlegende Form der seriellen Kommunikation) auf einem FPGA zu implementieren. Ich habe die UART gebaut.
Kromi One: a new home computer with its own FPGA chipset
Spielen, erstellen und codieren Sie auf einer festgelegten, vollständig dokumentierten Maschine: ARM-Kerne plus unser eigenes FPGA-Chipset, das 1080p60 auf dem Kria KV260 zeichnet.
Custom PL Designs on Kria KV260 with AMD EDF v2025.2/v2026.1
In diesem Leitfaden wird erläutert, wie Sie ein benutzerdefiniertes HDL-Design in das AMD EDF Yocto-Projekt für das Kria KV260 Vision AI Starter Kit einbauen.
Projekte insgesamt 733 · 16 / 16
Verwandte Kategorien
Diese Seiteneinträge stammen von öffentlichen Seiten verschiedener Plattformen, ZouIC führt nur Kategorien, Indexe und Zusammenfassungen durch und beherbergt keinen Code oder Dateien; Das Projekt ist ausschließlich für Entwicklerreferenz bestimmt und das Urheberrecht und die Lizenz liegen unter den jeweiligen Open-Source-Vereinbarungen der Autoren.