2D-median-filter-algorithm-HLS
Verwenden Sie die High-Level-Synthese, um eine Hardware-Version des 2D-Median-Filter-Algorithmus (HLS) zu entwickeln. Dann wenden Sie HLS an, um den Code zu beschleunigen
MicroBlaze V on KR260 with BMP180 Sensor and Vitis 2025.1
BMP180 I2C Sensorintegration mit KR260 mithilfe von MicroBlaze V mit Vitis/VIVADO 2025.1 Werkzeug für Temperatur-/Druck- und Höheninformationen.
Tria Vitis Platforms - Creating a Common Platform
Der Umgang mit SD-Bildern für mehrere Designs kann umständlich sein. Dieses Projekt beschreibt, wie man sie zu einer gemeinsamen Plattform kombiniert.
Driver monitoring System using AMD Kria KR260 Robotics kit
Fahrerüberwachungssystem zur Erkennung und Überwachung der Schläfrigkeit, Ablenkung, Gähnen, Müdigkeit usw.
Wait! What? I can't get 4K Video Output from KR260?
Ja, du hast es richtig gehört! Im Gegensatz zum KV260 hat das KR260 eine andere Anzeigekonfiguration. Lassen Sie uns herausfinden!!
Intel-FPGA-Quartus
Beispiel für die Programmierung eines Altera FPGA mit Intel Quartus und VHDL.
Petalinux, Vivado project for custom pcb dev-board | zynqMP
Xilinx ZynqMP Ultrascale+ benutzerdefinierte PCB-Entwicklungsboard mit minimalem Linux-Betriebssystem
Custom DPU-PYNQ Overlay for the Sundance VCS³ Board
Erweitert das DPU-PYNQ-Framework mit einer benutzerdefinierten beschleunigten Plattform und generiert die erforderlichen FPGA-Overlay-Binarien und einen passenden Bogen. von json.
Vivado project for PS development with Zynq MPSoC
Base Vivado-Projekt zur Konfiguration des PS auf der MYIR MYD-CZU3EG-Entwicklungsboard als Basis für Software- und Linux-Entwicklung
Near Real-Time Face-reIdentification Surveillance System
Änderung der Eingabe von Personenkarten und des manuellen Verfolgungssystems auf eine KI-basierte Lösung mit Xilinx Vitis-ai auf VCK5000.
Tria Vitis Platforms - Adding support for ROS2
Dieses Projekt beschreibt, wie die Unterstützung für ROS2 den Tria Vitis Plattformen hinzugefügt wird.
DPU Vivado + Petalinux flow 2025.2
Erstellen des dpu-Blockdesigns und Ausführen unter petalinux 2025.2
ILA Debugging on Artix- 7 FPGA
Debugging einer grundlegenden Binärzähler IP von Xilinx-AMD auf EDGE-Artix-A7 FPGA.
AdaptoPharm: An Adaptive Pharmacy Inventory System
Diese Anleitung enthält detaillierte Schritte zur Verwendung von Xilinx Vitis AI mit Pynq und Python zum Erstellen eines Bestandsmanagementsystems auf dem Ultra96-V2.
RGB to Grayscale with HW on Zynq
Zwei Methoden zur Konvertierung von RGB in Graustufen & Genauigkeit der Methoden
16 Simulate AI Engine graphs from Python
In diesem Artikel werden wir sehen, wie wir die Funktion Vitis Functional Simulation verwenden können, um eine Versal AI Engine-Anwendung aus Python zu simulieren.
PwFPGAs - Part 4 - CL vs SL with Vivado on Artix-7 FPGA
Prototyping mit FPGAs - Teil 4 - Kombinationale Logik vs. Sequenzielle Logik mit Vivado auf Artix-7 FPGA
Dual-Frequency Sine Generator with LUT and ILA Debugging
Implementieren Sie einen Sinuswellengenerator auf einem ZCU104-Board mit Blockspeicher als Abfragetabelle und Taktungsassistent, Ergebnisdemonstration mit ILA
Kria™️ KR260 - "Unifying the communication stack" II
Beginnen Sie mit dem KRIA KR260 Entwicklungskit für Roboteranwendungen. "Kria adaptive Robotics II – Vereinheitlichung des Kommunikationsprotokolls"
360 Live Streaming + Object Detect(DPU) with KR260
Dieses Projekt ist Teil eines Teilprojekts des AMD Pervasive AI Developer Contest. Wir verarbeiten 360° Objekt Detect (DPU) mit KR260.
Spectrum Analyzer on a Zybo Z710 FPGA
Ein Audio-Spektrumanalysator mit Wasserfallanzeige auf dem Zybo Z7-10 FPGA implementiert.
Multibit PWM IP Core Using VHDL
Ein in vhdl entwickelter Multi-Bit-Output-PWM-Kern kann in jedes Softcore-Mikroprozessorsystem integriert werden
Super96s Cluster - Part 1
Erstellung einer Reihe von Modulen, mit denen Sie zum ersten Mal ein PYNQ-Beschleunigungsverteilungsnetz für Edge-Geräte U96 anschließen können.
Deep Learning on the MYD-CZU3EG - Vivado flow (part 1)
Tutorial zur Erstellung eines Vivado-Projekts zur Verwendung der DPU (Deep Learning Processor Unit) auf dem XCZU3EG im MYIR MYID-CZU3EG Board.
FreeRTOS LED Control: KR260 APU-RPU IPI Communication
Echtzeit-LED-Steuerung auf KR260 mit FreeRTOS RPU mit 4 APU-Kommunikationsmoden: unabhängiger Timer, gemeinsamer Speicher, IPI mit ACK und Kernel
![[RTL Design] SPI Controller for AD7303 DAC Peripheral](https://hackster.imgix.net/uploads/attachments/1805942/_XKnASon5X5.blob?auto=compress%2Cformat)
[RTL Design] SPI Controller for AD7303 DAC Peripheral
RTL-Design-Durchführung für den SPI Master-Controller, um mit dem AD7303 8-Bit-DAC-Peripheriegerät zu sprechen.
MicroBlaze MCS Seven-Segment Counter on Basys 3 FPGA
Implementierung eines Soft-Core-Prozessors mit GPIO-angetriebenem Display auf Artix-7.
Vitis HLS: Matched Filter implementation
Zeit- und Frequenzdomäne-Implementierung eines vollständig pipelined Matched Filter IP-Kerns in Vitis HLS
KD240 BIST - Platform/App Recreating with 2025.1 Vitis & HLS
Neuerstellung der KD240 BIST-Anwendung mit 2025.1.
Test Pattern Generator + VDMA on Vivado and Petalinux 2025.2
Dieses Projekt erstellt ein einfaches Blockdesign mit einem Test Pattern Generator und einem vdma auf Vivado+Petalinux 2025.2 unter Verwendung von Ultra96v2
COVID-19 Sniper: An advanced diagnostic tool for pneumonia
YOLO V2-VOC-Tiny wurde auf der Entwicklungsboard KV260 ausgeführt, um COVID-19-Infektionen und Lungenläsionen auf Röntgenaufnahmen zu identifizieren und zu lokalisieren.
Real-Time Weather Expert
Dieses Projekt wird versuchen, Echtzeit-Sensordaten zu verwenden, um Wetterphänomene wie Nebel mit dem Kria KV260 vorherzusagen.
AI Safety Monitor with FPGA + Zephyr RTOS
Überwachung von KI-Inferenzen (DPU) auf AMD Kria KV260 mit Zephyr RTOS zur Funktionssicherheit.
Building a Flight Controller for FlightGear Sim on Ultra96
Das Projekt zielt darauf ab, einen Flugcontroller für einen Cessna 172p-Simulator unter Verwendung von Steuergesetzen auf der PL eines Ultra96 zu bauen.
Deploy the super resolution networks in KR260 kit
Wir führen die Sper-Auflösungsnetzwerke, einschließlich SRNet und RDN, im KR260-Kit aus, nachdem wir das vorausgebildete Modell in der Hostmaschine quantisiert haben.
Control 360° Object Detection Robot Car with KR260
Dieses Projekt ist Teil eines Teilprojekts des AMD Pervasive AI Developer Contest. Wir steuern 360 ° Objekt Erkennung Roboter Auto.
Sequence-based redesign of Space Invaders' sound FSM in BSV
Sequenzbasierte Neugestaltung des Sound FSM von Space Invaders mit BSV (Bluespec SystemVerilog)
Vitis HLS: Constant False Alarm Rate detector implementation
Implementierung von Cell-Averaging (CA) und Ordered-Statistic (OS) Constant False Alarm Rate (CFAR) Detektor mit Vitis HLS
Avnet Ultra96 & ONsemi Mezzanine Board Series-2
Avnet Ultra96 + OnSemi Dual MIPI Kamera + Raspberry Pi 7 Zoll Touchscreen
Protect your "casa" with HASA!
Verwenden Sie eine RTSP-Kamera und eine Kria KV260, um Autos, Busse und Menschen in Ihrer Umgebung zu identifizieren und per SMS über ein Ereignis benachrichtigt zu werden!
The lost art of AMD Vivado Remote Client Build support
Ein Tutorial zum Erstellen von Vivado-Jobs auf einem Host und zur Ausführung auf einer Clientmaschine
EdgeVision: Wireless Real-Time Video Processing with KR260
Nutzen Sie die Leistung der nahtlosen drahtlosen Konnektivität, um Echtzeit-Videoverarbeitungsmöglichkeiten auf dem KR260 freizuschalten.
(Almost) Counting Trees w/ KR260 on the (Flying?) Edge
Dokumentiert, wie ich versucht habe, ML-Pipelines auf das FPGA des KR260 zu portieren, um Bäume auf dem möglichen fliegenden Rand zu zählen.
Power Consumption of Robot Car with KR260
Dieses Projekt ist Teil eines Teilprojekts des AMD Pervasive AI Developer Contest. Wir haben den Stromverbrauch eines Roboterwagens mit KR260 gemessen.
Projekte insgesamt 733 · 14 / 16
Verwandte Kategorien
Diese Seiteneinträge stammen von öffentlichen Seiten verschiedener Plattformen, ZouIC führt nur Kategorien, Indexe und Zusammenfassungen durch und beherbergt keinen Code oder Dateien; Das Projekt ist ausschließlich für Entwicklerreferenz bestimmt und das Urheberrecht und die Lizenz liegen unter den jeweiligen Open-Source-Vereinbarungen der Autoren.