开源项目总库
一个总库收录全部开源项目：站内开发板、站内实战案例，以及 GitHub、Seeed Studio 等平台的开源硬件项目。统一筛选、统一分页，数据取自各平台公开信息，不美化、不虚构。
Fix for Vitis Unified 2023.2 Launching into Blank Screen
本文记录如何修复 Vitis Unified IDE 2023.2 在 Ubuntu 上启动后只显示空白屏幕的问题。
JetCar, the mini self-driving car project
JetCar 是一款基于 Jetson Nano 的迷你自动驾驶小车，能在街道地图上导航，识别停车标志与方向箭头。
Vitis-AI DPU-TRD for 2024.x with VIVADO and Kria/MPSoC
本文讲 2024.x 工具下为 Kria 或 MPSoC 创建带 DPU 的 Vitis AI 使能工程的通用步骤与方法。
Planck-Pi
极致小巧的低成本 Linux 开发板，基于全志 F1C200s SoC。PCB 尺寸仅 31×22 mm，集成 DDR + eMMC，通过 M.2 Key-A 金手指引出绝大多数 GPIO，轻松堆叠做底板。GPL-3.0 许可，稚晖君 "量子计划" 核心硬件。
GPL-3.0
Preventing Bird Strike at Airport with KRIA KV260
用 KV260 的 DPU 核与机器学习探测机场周边飞鸟，降低进近、着陆与起飞阶段的鸟击风险。
Pulse counter implemented in FPGA: hardware (VHDL) design
高速计数器：记录连续脉冲（如生命科学中的光子探测）的时间间隔。
XDF 2018 Mastering Programmable Logic with Xilinx SDSoC
用经过验证的 SDSoC 流程学习驾驭 SDSoC：通过动手实验为给定平台创建设计。
Running Line detection app on Kria KV260(Xilinx DPU)
项目思路：拿一个训练好的神经网络，针对硬件做极致优化，榨出最佳性能。
KV260 BIST Tutorial - Recreating with VIVADO/Vitis 2025.1
用 2025.1 工具为 Kria 视觉套件复刻 BIST 自检应用。
UARTLite FPGA to Linux: TTY Driver + Python Access via PCIe
经 PCIe XDMA 把 FPGA UARTLite IP 映射进 Linux：TTY 接口加 Python mmap 直接访问，SDR 与嵌入式应用绝佳搭配。
致谢原作者与平台
本平台聚合的所有项目均来源于上述开源平台，版权归原作者所有。我们尊重每一位开源贡献者的劳动成果，所有内容均遵循其原始开源许可协议。如果您是项目作者并希望移除相关内容，请联系我们。