CATEGORY HUB

FPGAOpen-Source-Projekte

733Projekte insgesamt
Quellenverteilung hackster 733
Karp
Hackster.io

Karp

Dies ist Karp, (Kria Autonomous Robotic Platform), die für die Adaptive Computing Challenge 2021 mit dem Kria kv260 Xilinx/AMD Board gebaut wurde.

Creating a Digital Menu Using FPGAs
Hackster.io

Creating a Digital Menu Using FPGAs

Dieses Projekt zeigt, wie ein FPGA verwendet werden kann, um ein digitales Menü zu erstellen, das über eine Webseite über WLAN mit einem QR-Code zugänglich ist.

DPU 3.0 TRD for ZCU104 & Petalinux Desktop-GUI Tutorial
Hackster.io

DPU 3.0 TRD for ZCU104 & Petalinux Desktop-GUI Tutorial

Dieses ML-Beschleunigungstutorial zeigt, wie Sie eine DPU TRD in Xilinx VIVADO Design Tool erstellen und wie Sie Petalinux für Desktop-GUI konfigurieren.

Kria KR260 Petalinux 2024.2 SDT flow project build
Hackster.io

Kria KR260 Petalinux 2024.2 SDT flow project build

Dieses Tutorial beschreibt die erforderlichen Schritte zum Erstellen von Petalinux 2024.2 mit SDT-Flow.

Getting Started with KRS & ROS 2 on the Kria KV260
Hackster.io

Getting Started with KRS & ROS 2 on the Kria KV260

Dieses Projekt beschreibt, wie Sie ein ROS 2-Paket mit KRS auf Ihrem Host-PC und auf der Zielhardware erstellen und starten.

Setup Kria KV260 to access Remote Desktop
Hackster.io

Setup Kria KV260 to access Remote Desktop

In diesem Projekt zeige ich, wie man KV260 mit Remote Desktop verbindet

Generating an Embedded Linux Image for the ZynqberryZero
Hackster.io

Generating an Embedded Linux Image for the ZynqberryZero

Dieses Projekt geht durch, wie man ein eingebettetes Linux-Image mit den Yocto-basierten PetaLinux-Tools von Xilinx für das ZynqberryZero generiert.

Running Linux on the TE0802
Hackster.io

Running Linux on the TE0802

Dieses Projekt zeigt, wie man ein Basis-Linux-Image für das TE0802 Zynq UltraScale+ MPSoC-Entwicklungsboard erstellt.

Design of a Test System for Polar Codes in FPGA
Hackster.io

Design of a Test System for Polar Codes in FPGA

Wir entwickeln ein flexibles, ferngesteuertes Testsystem für Polarcodes in FPGA.

Kria Robotic Starter Kit - Robotic Arm
Hackster.io

Kria Robotic Starter Kit - Robotic Arm

Wie man einen Roboterarm unter der Kontrolle des neuen Kria Robotic Starter Kits erstellt

This will be your new favourite CPU for FPGAs!
Hackster.io

This will be your new favourite CPU for FPGAs!

In diesem Projekt werden wir den Open-Source, FPGA-freundlichen VexRiscV CPU Core erforschen und ihn mit Coremark auf dem Nexys A7 testen.

Independent Custom RTL Designs on Kria KR260
Hackster.io

Independent Custom RTL Designs on Kria KR260

Dieses Projekt geht durch, wie RTL-Designs in der programmierbaren Logik bereitgestellt werden, die unabhängig vom Linux-Benutzerraum auf dem KR260 läuft.

Pi OS for Zynqberry: Adafruit RFM69 Radio with CircuitPython
Hackster.io

Pi OS for Zynqberry: Adafruit RFM69 Radio with CircuitPython

Anpassung von Adafruits CircuitPython an die Verwendung des RFM69HCW Radio FeatherWing auf den FPGAs der Zynq-7000-Serie.

AMD-Xilinx Vivado/Vitis HLS Y2k22 Patch Application Guide
Hackster.io

AMD-Xilinx Vivado/Vitis HLS Y2k22 Patch Application Guide

Die Anwendung des y2k22 Patches für HLS in meinem System erforderte ein paar zusätzliche Schritte, die in diesem Beitrag beschrieben wurden.

Petalinux 2020.2 BSP for Ultra96v2 with Wifi & VNC Server
Hackster.io

Petalinux 2020.2 BSP for Ultra96v2 with Wifi & VNC Server

Dieses Tutorial besteht aus Petalinux 2020.2 BSP für das Ultra96v2 FPGA Board & BSP beinhaltet auch WLAN, so dass Sie es für DPU-basierte Designs verwenden können.

Creation of Vitis Platform with WiFi for Ultra96V2
Hackster.io

Creation of Vitis Platform with WiFi for Ultra96V2

Für den Einsatz mit Ultra96 muss er auf der Vitis-Plattform erstellt werden. Auf der Grundlage von GitHub-Daten haben wir die Vitis-Plattform von Ultra96 erstellt.

Vitis AI 3.5 with Petalinux 2024.2
Hackster.io

Vitis AI 3.5 with Petalinux 2024.2

Aktivierung von Vitis AI 3.5 und DPU in Petalinux 2024.2 für KI/ML-Beschleunigung für Kria/MPSoC/Versal.

ZUBoard - Adding support for Vitis-AI 3.0
Hackster.io

ZUBoard - Adding support for Vitis-AI 3.0

Dieses Projekt beschreibt, wie man dem ZUBoard Unterstützung für Vitis-AI 3.0 hinzufügt.

AMD FPGA Tools 2025.1/2025.2 Install on Ubuntu 24.04
Hackster.io

AMD FPGA Tools 2025.1/2025.2 Install on Ubuntu 24.04

Dieses Projekt geht durch den Prozess und die Warnungen der Installation der 2025-Versionen von Vivado, Vitis und PetaLinux auf Ubuntu 24.04 LTS.

Ultra96V2 Breakout for Pmod & SYZYGY
Hackster.io

Ultra96V2 Breakout for Pmod & SYZYGY

Entwurf eines Breakout Boards für SYZYGY und Pmod zur Verbindung und Arbeit mit dem Ultra96.

Xilinx KV260 - Vitis-AI 1.4 Face Detection
Hackster.io

Xilinx KV260 - Vitis-AI 1.4 Face Detection

Erstellen eines Gesichtserkennungsskripts für Vitis-AI 1.4 Kria

PYNQ-Z2 HDMI Usage - 2: HDMI Passthrough
Hackster.io

PYNQ-Z2 HDMI Usage - 2: HDMI Passthrough

Bei PYNQ-Z2 wird HDMI über TPG angezeigt und unterstützt rx/tx Durchlauf. Siehe Artikel 1 für Details zu TPG; Dieser Artikel deckt Passthrough ab.

Tutorial: MicroBlaze with DDR3 SDRAM
Hackster.io

Tutorial: MicroBlaze with DDR3 SDRAM

Schritt-für-Schritt-Anleitung zum FPGA HW-Design von MicroBlaze Soft Processor mit DDR3 SDRAM.

Pi OS for Zynqberry Using PetaLinux 2019.2
Hackster.io

Pi OS for Zynqberry Using PetaLinux 2019.2

Nutzen Sie Zynqberry, indem Sie den ersten Schritt machen, Ihre Raspberry Pi-Projekte auf die Zynq-Plattform zu portieren.

Fabric GSM Determination Using Ultra96 + PYNQ
Hackster.io

Fabric GSM Determination Using Ultra96 + PYNQ

Garnzahl und Gramm pro Quadratmeter Bestimmung mit einem vergrößerten Bild von Stoff und PYNQ Computer Vision und BNN Overlays.

DPU 3.0 TRD for ZCU104
Hackster.io

DPU 3.0 TRD for ZCU104

Wir haben die DPU TRD für ZCU104 entwickelt und getestet. Diese TRD haben die DPU IP Version 3.0 verwendet, das Design hat 1 Kern DPU & softmax Funktion.

AMD MicroBlaze™ V Processor Health and Usage Monitoring
Hackster.io

AMD MicroBlaze™ V Processor Health and Usage Monitoring

Ein kleines FPGA in Kombination mit dem AMD MicroBlaze™ V-Prozessor kann verwendet werden, um HUMS zu erstellen, um die Umweltauswirkungen auf die Systeme zu überwachen.

GNU Radio Toolkit on AXU2CGB Zynq UltraScale+ board - Part1
Hackster.io

GNU Radio Toolkit on AXU2CGB Zynq UltraScale+ board - Part1

Dieses Projekt geht durch, wie man eine Vitis 2021.2 Hardware-Beschleunigungsplattform mit GNU Radio Toolkit für AXU2CGB Board erstellt von Alinx

Deephi DNNDK Tutorial for Ultra96
Hackster.io

Deephi DNNDK Tutorial for Ultra96

Installieren Sie den "Desktop Stretch" auf dem Ultra96, erstellen und laufen Sie das DNNDK-Beispielprojekt auf Ultra96. Erfahren Sie mehr über die Aktivierung von WiFi und VNC.

Eclypse-Z7 PYNQ porting guide
Hackster.io

Eclypse-Z7 PYNQ porting guide

Ein Tutorial, wie man Eclypse-Z7 auf PYNQ portiert, einige IP-Synthese und LED-Blinken.

Accelerated Edge AI with Vitis-AI
Hackster.io

Accelerated Edge AI with Vitis-AI

Diese Anleitung enthält detaillierte Anleitungen zur Zielsetzung des Xilinx Vitis-AI 2.5-Flows für Avnet Vitis 2022.1-Plattformen.

Ultra96 SDR Part One: Simple RF Spectrogram Web Application
Hackster.io

Ultra96 SDR Part One: Simple RF Spectrogram Web Application

Nutzen Sie den Ultra96, indem Sie eigene Webanwendungen hinzufügen.

Precision Analog Measurement
Hackster.io

Precision Analog Measurement

Wie man FPGA-basierte XADC verwendet, um Ihnen eine Präzisionsmessung zu geben, die für viele Anwendungen verwendet werden kann.

Checkout So Easy - Real-time Smart Retail System For FPGA
Hackster.io

Checkout So Easy - Real-time Smart Retail System For FPGA

Bereitstellen Sie ein Objekterkennungsmodell auf der DPU, um ein System aufzubauen, das erkannte Waren in VCU-dekodierten Videos oder Bildern von der Kamera anzeigen kann.

TheFifthDriver: Machine learning driving assistance on FPGA
Hackster.io

TheFifthDriver: Machine learning driving assistance on FPGA

FPGA-Implementierung einer hocheffizienten Echtzeit-Machine Learning-Fahrassistenzanwendung mittels einer Kamera-Schaltung.

UART Transmit with HLS for FPGA
Hackster.io

UART Transmit with HLS for FPGA

Dieses Projekt implementiert eine UART Sende Logik Design in HLS.

Marker-Based Augmented Reality on Ultra96-V2
Hackster.io

Marker-Based Augmented Reality on Ultra96-V2

Erkunden Sie die Augmented Reality auf Ultra96-V2, indem Sie dem Live-Video-Stream der USB-Kamera computergenerierte Grafiken hinzufügen.

FPGA Based Pizza Slice Angle Calculator
Hackster.io

FPGA Based Pizza Slice Angle Calculator

Verwenden Sie ein Ultra96V2 Board, ein Yolov3 neuronales Netzwerk, das auf einer Xilinx DPU läuft, um den perfekten Pizzaschneidwinkel basierend auf den Toppings zu berechnen

Genesys ZU Vitis Accleration Platform
Hackster.io

Genesys ZU Vitis Accleration Platform

So erstellen Sie eine Genesys ZU Vitis Beschleunigungsplattform.

Vitis Acceleration Flow on KV260 - Software in PetaLinux
Hackster.io

Vitis Acceleration Flow on KV260 - Software in PetaLinux

Mit Vitis für FPGA-Beschleunigung behandelt dieser zweite Teil, wie man den beschleunigten Kernel dem eingebetteten Linux-Image in PetaLinux hinzufügt.

Getting Started with the Arty Z7 in PetaLinux 2023.2
Hackster.io

Getting Started with the Arty Z7 in PetaLinux 2023.2

Dieses Projekt geht durch, wie man ein grundlegendes Linux-Image für den Arty Z7 mit PetaLinux 2023.2 erstellt.

Edge Computing- KV260 Vision AI Starter Kit
Hackster.io

Edge Computing- KV260 Vision AI Starter Kit

Das Xilinx® Kria KV260 Vision AI Starter Kit ist die führende Plattform zur Auswertung Ihrer Vision AI-basierten Anwendungen.

Ultra96-V2 - Building the foundational designs
Hackster.io

Ultra96-V2 - Building the foundational designs

Avnet stellt vorüberprüfte Designs für seine Plattformen zur Verfügung. Dieses Projekt beschreibt, wie man die Ultra96-V2-Designs von der Quelle aus neu generiert.

Empowering DUNE: AXI Quad SPI using Petalinux 2022.2 in KRIA
Hackster.io

Empowering DUNE: AXI Quad SPI using Petalinux 2022.2 in KRIA

In diesem Tutorial erläutern wir die Schritte zum Erstellen des Hardwaredesigns zur Unterstützung der AXI Quad SPI IP und zur Interaktion mit SPI in Petalinux.

OpenAMP on KRIA kv260
Hackster.io

OpenAMP on KRIA kv260

KRIA kv260 kommt mit 2 ARM R5 Prozessoren, die zeitkritische Aufgaben von Linux mit openAMP entladen können Beispiel ist in plnx BSP verfügbar

Digital clock (time watch) using FPGA
Hackster.io

Digital clock (time watch) using FPGA

Digitale Uhr (Zeit) auf 4 einzelnen 7-segmenten gemeinsamen Anodenbildschirmen implementierte Hardware auf Xilinx Spartan 6 FPGA.

FPGA Plant Model powerSUITE Buck/Boost Real Time
Hackster.io

FPGA Plant Model powerSUITE Buck/Boost Real Time

Ermöglicht eine schnelle Auswertung der Power Supply Plant-Parameter für das TI Buck_VMC_F2837xS-Projekt.

DeepSeek On the ZUBoard
Hackster.io

DeepSeek On the ZUBoard

Ein spannendes Projekt, das das kleinste DeepSeek-Modell auf dem AMD Zynq™ UltraScale+™ MPSoC-Prozessorsystem einsetzt.

Projekte insgesamt 733 · 6 / 16

Verwandte Kategorien

Diese Seiteneinträge stammen von öffentlichen Seiten verschiedener Plattformen, ZouIC führt nur Kategorien, Indexe und Zusammenfassungen durch und beherbergt keinen Code oder Dateien; Das Projekt ist ausschließlich für Entwicklerreferenz bestimmt und das Urheberrecht und die Lizenz liegen unter den jeweiligen Open-Source-Vereinbarungen der Autoren.

Erstellt von GeekWaedon @GeekWaedon
Hardware-Bastler und KI-Praktiker. Diese gesamte Website wurde mit KI-Werkzeugen selbst gebaut.
Meinem Knowledge Planet beitretenWeChat: nach „GeekWaedon“ suchen