System Design with Vitis and Versal AIE
Nutzen Sie die Funktionen der AMD Vitis™ Unified Software Platform, um eine optimale AMD Versal-Lösung zu schaffen.
Setting up FreeRTOS on Digilent Zybo Z7
Dieses Projekt geht durch, wie man mit FreeRTOS auf Zynq SoCs beginnt.
Casino Craps game for FPGA
Spielbares Craps Spiel entwickelt auf dem Digilent Nexys4 komplett mit Würfelgrafik und Wetten halten auf dem VGA-Monitor.
Kria KV260 FPGA ISP - Getting Started
Erste Schritte mit Infinite-ISP, dem Open-Source-Bildsignalprozessor auf dem AMD Kria KV260 AI Starter Kit.
Visual SLAM on Ultra96-V2
Eine Implementierung von stereo-vision-basiertem SLAM auf Ultra96-V2 mit FPGA-Beschleunigung für 10 FPS Echtzeitbetrieb.
Adding Wi-Fi to the Zynqberry
Dieses Tutorial behandelt, wie Sie ein USB-WLAN-Modul verwenden, das häufig mit Raspberry Pi-Boards verwendet wird, um drahtlose Funktionen zum Zynqberry hinzuzufügen.
MiniZed and Vitis for Motor Control with added HC-SR04
Erweiterung des Projekts 'Mini But Mighty, the MiniZed and Vitis for Motor Control' von Adam Taylor mit HC-SR04 zur Geschwindigkeitssteuerung.
Driving Motors with Encoders on the Kria KR260
Dieses Projekt zeigt, wie man einen N20-Mikrogetriebsmotor mit Encoder mit einem Digilent HB3-Motorcontroller PMOD mit dem Kria KR260 antreibt.
Getting Started with BLDCs on Kria KD240 + Motor Kit Part 1
Dieses Projekt geht durch die Grundlagen der Steuerung eines BLDC-Motors mit dem AMD Kria™ KD240 Drives Starter Kit mit Motorzubehör.
DPU TRD for ZCU104
LogicTronix.com hat die "Deep Learning Processor Unit (DPU) TRD für ZCU104" entwickelt. Wir haben das VIVADO-Projekt und PetaLinux erstellt.
Arty Guessing Game
Ein einfaches Ratenspiel mit dem Arty Entwicklungsbrett und einem Terminal-Emulator.
Ultra96 Fan Control
Wechsel des BSP, um diesen lästigen Lüfter mit voller Geschwindigkeit zu stoppen.
Pi OS for Zynqberry - Installing Adafruit CircuitPython
Beginnen Sie mit der Konvergenz zwischen Mikrocontroller-Entwicklungsboards und FPGA-Entwicklungsboards, indem Sie Adafruits CircuitPython auf dem Zynqberry für die PiOLED ausführen.
XDF 2018 Linux Application Development on Ultra96
Dieser Kurs zeigt Entwicklungsaufgaben wie das Erstellen, Debuggen und Profilieren der Linux-Umgebung auf dem Xilinx Zynq UltraScale+ MPSoC.
Super-Resolution with Vitis-AI on ZCU104 custom platform
Dieses Projekt beschreibt, wie man eine benutzerdefinierte Vitis-Plattform für ZCU104 erstellt und die SR-App aus dem Vitis-AI-vorgebauten Modellzoo auf der Plattform ausführt.
FPGA-Fractals 1920x1080x60 Real-Time on USB Power
FPGA-basierte Echtzeit-Fraktalgeneration. Voll pipelined, dynamische Ressourcenzuweisung, bis zu 18000 MMUL/s. Float Matrix Mathematik auf J1B CPU.
AMD Spartan™ 7 FPGA Stamp Bring Up
Vor ein paar Wochen haben wir einen AMD Spartan™ 7 FPGA-Stempel entworfen. Lassen Sie uns einen Blick darauf werfen, wie er zum ersten Mal verwendet wird!
JTAG Booting Embedded Linux on Zynq SoC
Booten von eingebetteten Linux-Images auf dem Zynq-7000 SoC von der JTAG-Schnittstelle mit dem von Xilinx bereitgestellten XSCT-Dienstprogramm
Introduction to Xilinx Kria AI Smart Camera Applications
Dieses Projekt betrachtet die Xilinx Kria SOM Vision AI Smart Camera Application Evaluation auf Windows-Maschinen.
Bare Metal/No-OS on Arty-Z7 in Vitis 2022.1
Dieses Projekt geht durch keine Betriebssystementwicklung von der Hardware bis hin zu C-Code auf der Zynq-basierten Arty-Z7 FPGA-Entwicklungsboard.
Detect, Decide, Do: CM5 + FPGA for Vision-Triggered Robotics
Edge AI trifft auf deterministische Bewegung – der CM5 sieht ein Gesicht, der FPGA lässt es wellen. Echtzeit-Robotik auf der Tile Carrier Card
Machine Learning with Ultra96, DPU IP (3.0) and DNNDK
Dieses Tutorial zeigt, wie man DPU (3.0) TRD für Ultra96 Board erstellt, wie man das DNNDK einrichtet und testet mit der Resnet50 & Yolo-Anwendung darauf.
Zynq Ultrascale+ Hello World in Vivado and Vitis
Ein Projekt in Vivado erstellen, das sowohl PL als auch PS-Seite enthält. Exportieren Sie XSA zu Vits, machen Sie Hello World Anwendung mit Demonstration des Ergebnisses
Use Tensil, TF-Lite and PYNQ to run YOLO on Ultra96 board
Zeigen Sie, wie Sie den Open-Source-Beschleuniger von Tensil, TensorFlow Lite und Xilinx PYNQ verwenden, um das YOLO-Modell auf der Avnet Ultra96-Entwicklungsboard auszuführen.
Quantizing ResNet variants with Vitis-AI 3.0 & Pytorch
Dieses Tutorial beschreibt Quantisierungsschritte (einschließlich PTQ, Fast-finetuning & QAT) für Renset 50, 101 & 152 in Pytorch & Vitis AI 3.0.
FPGA Vision Lab: Real-Time Frame Grabbing & Streaming
FPGA-Vision-Plattform mit MicroBlaze V: Erfassung, Debugging und Streaming von MIPI-Kameradaten in Echtzeit in Vollbildern oder High-Speed-ROI über Ethernet
Using MATLAB to Implement a Distortion Effect on Zynq
Projekt, in dem wir einen Overdrive-Gitarreneffekt mit MATLAB und Zynq entwickeln.
Creating a Base Hardware Design for the Zynqberry Zero
Dieses Projekttutorial geht durch den Prozess der Erstellung eines Basis-Hardware-Designs für das Zynqberry Zero FPGA Board in Vivado.
Network programmability kit for Ultra96
Netzwerk-FPGA-Entwicklerframework für Ultrascale+ - 6x SFP+-Mezzanine, 1U-Gehäuse, IP-Kerne in Verilog mit NETCONF/YANG-Schnittstelle verwaltet
RealSense Support for Kria KV260 PetaLinux 2021.1
Unterstützung für Intel RealSense Kameratechnologie auf dem Kria KV260 hinzugefügt
Ultra96-V2 - Adding support for Vitis-AI 3.0
Dieses Projekt beschreibt, wie der Ultra96-V2 Unterstützung für Vitis-AI 3.0 hinzugefügt wird.
Point-Clouds based 3D-Object-Detection on PYNQ-DPU
Mit dem PYNQ-DPU-Overlay auf dem KV260 haben wir die 3D-Objekterkennung auf LiDAR-Punktwolken effizienter denn je gemacht!
Concept to Prototype U96: Part One
Erstes Projekt für das Konzept zum Prototyp mit dem Ultra96V2. Dieses Projekt erstellt eine MIPI-Bildverarbeitungspipeline mit baremetal
Live NYC Subway Monitor App on Ultra96 FPGA
Mit dem Ultra96 und der General Transit Feed Specification (GTFS) der MTA erfahren Sie, wie Sie eine Webanwendung erstellen, um Ihre morgendliche Pendlung zu verfolgen.
Xilinx Vivado board files for Spartan Edge Accelerator - 1
Kundenspezifische Board-Dateien für XILINX Vivado/Vitis zur Beschleunigung von FPGA-Projekten mit der kostengünstigen SEEED Studio Spartan Edge Accelerator-Plattform
Digital Dice Roller in HLS
Dieses Projekt implementiert eine digitale Würfelrolle auf Basys3 Board mit HLS.
Final: Ultrasonic Radar Implementation on FPGA
In diesem Projekt wurden FPGA-basierte Ultraschallradarschirme entwickelt, getestet und angewendet. Das Design besteht aus allgemeinen und grundlegenden Teilen.
Update Boot Binary and Install Pynq on Kria KV260
So aktualisieren Sie die Boot-Binäre auf dem Kria KV260 mit dem Ethernet-Wiederherstellungstool, damit Ubuntu 20.04 stabiler ist und Pynq installiert wird.
AXI lite slave custom IP-Core to control Led under petalinux
Dieses Projekt zeigt, wie man vivado verwendet, um einen benutzerdefinierten axi lite ip core zu bauen, um eine led auf der PL-Seite mit petalinux zu steuern.
Installing Ubuntu on the TE0802
Dieses Projekt geht durch, wie man eine Ubuntu Linux-Distribution auf der TE0802 MPSoC FPGA-Entwicklungsboard installiert.
VHDL arbiter
VHDL Tutorial mit Erklärung und mehreren Implementierungen von Schiedsrichtern
Ultra96V2 Playing Games
Ultra96v2 spielt das Google Chrome Dino Game ohne menschliche Interaktion. Nur Webkamera, Servo und Bildverarbeitung.
Vitis Functional Simulation using Python
Funktionelle Verifizierung eines Vitis HLS-Kernels mit Python.
FPGA HW Acceleration Social Distancing Monitor
Social Distance Monitor mit yolov3 und DPU Beschleunigung auf Ultra96v2
Vitis HLS: Fast Fourier Transform implementation
Voll pipelinete Implementierung von FFT mit Festpunktarithmetik in Vitis HLS
Projekte insgesamt 733 · 7 / 16
Verwandte Kategorien
Diese Seiteneinträge stammen von öffentlichen Seiten verschiedener Plattformen, ZouIC führt nur Kategorien, Indexe und Zusammenfassungen durch und beherbergt keinen Code oder Dateien; Das Projekt ist ausschließlich für Entwicklerreferenz bestimmt und das Urheberrecht und die Lizenz liegen unter den jeweiligen Open-Source-Vereinbarungen der Autoren.