Industrial Communications with the Minized and RS485
Die Übertragung von Informationen in einer industriellen Anwendung kann eine Herausforderung sein. In diesem Projekt schauen wir uns an, wie wir dies mit einem FPGA & RS485 tun können
Fixed Platform Design on Zynq-7000 in Vitis 2024.1
Dieses Projekt geht durch die Entwicklung von Softwareanwendungen für das Zynq-7000 in der Vitis Unified IDE Version 2024.1
Stereo Neural Inference with the Dual Camera Mezzanine
Diese Anleitung enthält detaillierte Anleitungen zur Implementierung von Stereo-Neural-Inferenzen mit dem Ultra96-V2 und dem Dual-Camera Mezzanine.
MikroBus Xilinx -Breathalyzer
Es klickt einfach! Machen Sie Ihre Zukunft mit der Leichtigkeit von Xilinx und Click Boards. Messen Sie Ihren Spaß mit Ihrem persönlichen Alkoholsensor unterwegs!
FPGA DSP: FIR Filter with DDS Compiler in Vivado
Generieren Sie drei Signale mit dem DDS-Compiler und implementieren Sie einen Tiefpassfilter in Vivado. Der Tiefpassfilter filtert das schnellere Signal.
Air Quality Monitoring System using Nexys-4-DDR FPGA
Luftqualitätsüberwachung mit Nexys-4-DDR FPGA & MQ135 Sensor zur Echtzeit-präzisen Erkennung von schädlichen Gasen. Überwachen und Atemreiniger
Low-Cost Precision Robotics
Überprüfen wir, wie wir einen leistungsstarken, präzisen Roboter mit einem kostengünstigen AMD Artix™ 7 FPGA entwickeln können, der von Python gesteuert wird.
Getting Started with AMD EDF on Kria KV260
Dieses Projekt geht durch den Workflow der Verwendung der neuen EDF-Tools von AMD für die Embedded-Linux-Entwicklung auf dem Kria KV260 Vision AI Starter Kit.
GNU Radio Toolkit on AXU2CGB Zynq UltraScale+ board - Part2
Dieses Projekt geht durch, wie man eine Vitis 2021.2 Hardware-Beschleunigungsplattform mit GNU Radio Toolkit für AXU2CGB Board erstellt von Alinx
Slaying the DMA Dragon on the Kria KR260
Möchten Sie mehr über DMA und Linux-Treiber erfahren? Erstellen Sie Ihr eigenes Linux-Kernel-Modul, um Daten zwischen PS und PL zu übertragen.
"Ball Drop" New Year Timer with U96 & QT
Lassen Sie QT auf dem Ultra96 laufen und erstellen Sie eine einfache Neujahrs-Ball-Drop-Anwendung.
Face Swap on Zynq MPSoC: Vitis Software profiling + Vitis AI
Dieses Projekt beschreibt, wie Sie eine rechenintensive Aufgabe in Ihrer Anwendung finden, indem Sie sie profilieren und versuchen, sie auf einem FPGA zu beschleunigen.
Getting Started with the Kria KD240 in Vitis Unified 2023.2
Dieses Projekt zeigt, wie man ein Softwaredesign für das Kria KD240 Drives Kit in Vitis Unified IDE 2023 erstellt.2
Smart Traffic Camera – Pothole detector using Kria KV260
Das Grublöcher ist ein wichtiges und ernstes Problem in Indien, laut Statistiken sterben 30% der Menschen aufgrund von Grublöchern oder einer Reihe von Ereignissen durch diese
GNU Radio Toolkit on AXU2CGB Zynq UltraScale+ board - Part3
Dieses Projekt geht durch, wie man eine Vitis 2021.2 Hardware-Beschleunigungsplattform mit GNU Radio Toolkit für AXU2CGB Board erstellt von Alinx
GPIO control on the Ultra96 with Vivado, PetaLinux, and mraa
Was nützt ein Roboter, wenn er ihn nicht kontrollieren kann? In diesem Beitrag gehe ich durch benutzerdefinierte GPIO-Einrichtung & Verwendung, von Vivado bis Python-Code.
Arty Dozenal Calculator
Ein einfacher Rechner, der auf Dutzendzahlen (Basis-12) arbeitet.
Porting Edge Impulse onto the Kria KV260 Vision AI Kit
Dieses Projekt zeigt, wie man das Linux-Image vorbereitet, damit Kria Edge Impulse für Linux installieren und sich mit EI Studio verbinden kann.
_WQdMmL8EU8.gif?auto=compress%2Cformat&gifq=35)
Kids math study AI Mate on Ultra96V2
KI auf dem Ultra96V2-Brett, für die Inspiration von Kindern mathematisches Studium Interesse, mathematisches Spiel wie 24 Punkte spielen.
Getting Started with the TE0727 in Vivado 2021.2
Das ZynqberryZero verdient einen erneuten Besuch in Vivado 2021.2, da es eine manuelle Installation seiner Board-Preset-Dateien erfordert.
First hardware project with the Xilinx Kria KV260 kit
Das Kria Starter Kit richtet sich an SW-Entwickler. Als HW-Typ ist mein erster Schritt, den HW zu ändern, also versuche ich, den Lüfter auszuschalten.
Making YOLOv11 compatible with Vitis AI 3.5 and DPU
In diesem Artikel geht es darum, das YOLOv11 Pytorch-Modell mit Vitis AI 3.5 und DPU IP kompatibel zu machen, um die Inferenz auf AMDs MPSoC- und Kria-Boards auszuführen.
Fixed Platform Design on Zynq-7000 in Vivado 2024.1
Dieses Projekt geht durch, wie man ein festes Hardwaredesign (feste Plattform) für den Zynq-7000 SoC in Vivado 2024.1 erstellt.
Ultra96-V2 Vitis 2020.2 Hello World from ARM R5
Ausführen einer Bare Metal Hello World Anwendung auf Ultra96-V2 vom ARM Cortex-R5 Prozessor
Manage USB I2C/UART Click Board From PetaLinux in Ultra96
Wie man ein axi uartlite Peripheriegerät von PetaLinux in Ultra96 Board verwaltet.
Implementation DPU, GPIO, and PWM for KR260
Dieses Projekt ist Teil eines Teilprojekts des AMD Pervasive AI Developer Contest. Wir haben DPU, GPIO und PWM für KR260 implementiert.
Accelerated App Development on Kria KD240 in Vitis 2023.2
Dieses Projekt geht durch den grundlegenden Workflow zur beschleunigten Anwendungsentwicklung auf dem Kria KD240 in Vitis Unified 2023.2
Fixed Platform Design on Zynq-7000 in PetaLinux 2024.1
Dieses Projekt zeigt, wie man ein eingebettetes Linux-Image für den ARM-Kern im Zynq-7000 mit PetaLinux 2024 erstellt.1
Debugging HDL with ILAs in Vivado & Vitis 2023.2
Dieses Projekt beschreibt, wie man die Vivado & Vitis-Projekte zum Debuggen mit integrierten Logikanalysatoren in HDL in der Version 2023.2 einrichtet.
ADPLL Design for Transceiver
Dieses Projekt soll eine Übertragungsleitung zwischen zwei Verbindungen mit FPGA-Karten erstellen und die Synchronisationsprobleme mit ADPLL lösen.
Vitis 2023.2 AXI4-Lite Slave Custom RTL
Erstellen einer benutzerdefinierten RTL-IP in PL und Verbinden dieses RTL-Codes mit PS über AXI4-Lite, damit wir Daten vom Zynq-Prozessor an die FPGA-Logik senden können
ADAS Reference Design with Xilinx MPSoC-EV
Dieses Tutorial behandelt den "Detaillierung des Vivado- und Petalinux-Design-Flows" des ADAS-Systemdesigns für die Automobilindustrie.
Radiation Effects Demonstrator in FPGA
Im Weltraum kann niemand Ihren FPGA-Schrei hören. Hohe Zuverlässigkeit FPGA Design Lehrhilfe
Integrating Alexa & Ultra96
Die Sprachsteuerung mit Alexa ist für eine Reihe von Anwendungen beliebt. Dieses Projekt zeigt, wie man einen Ultra96 (Arm & FPGA) mit Alexa verbindet.
Designing a carrier card for MicroZed Zynq-7000 SOM
Erste Schritte zur praktischen Nutzung des Zynq-7000 Systems auf Modul
Data Center AI-VCK5000
Die Xilinx® VCK5000 Versal Development Card basiert auf der Xilinx 7nm Versal™ ACAP.
Support Vector Machine on Zynq & ZynqMPSoC-Zybo & Ultra96v2
Dieses Projekt zielt darauf ab, die Support Vector Machine (SVM) auf einem Zynq 7000 oder Zynq-MPSoC Board zu implementieren.
FPGA Calculator (Basys3)
In diesem Projekt habe ich mit dem Xilinx SDK einen 6-Bit-Rechner auf dem Basys 3 Board erstellt.
Illuminating Vivado ChipScope ILAs (UltraScale+)
Das Debuggen in Hardware kann eine Herausforderung sein, aber in diesem Projekt lernen wir, wie man effektiv in Hardware debuggt.
HuGo
HuGo ist ein humanoider Roboter, erstellt durch 3D-Drucktechnik, gesteuert durch FPGA-Boards mit Sensoren, angetrieben durch Servomotoren.
FIFO Design in 2026?
Ein einfaches, aber elegantes Verilog-basiertes FIFO-Design mit detaillierten Designschritten, das sollten Sie wissen!
Simulating AI Engine Designs with an RTL Testbench
Verwenden von Vivado zur Simulation von AMD AIE
Random number generator (4/8 bit)
Zufallszahlengenerator (4/8 Bit) auf FPGA mit VHDL. Generierung von zufälligen binären Zahlen auf FPGA.
Hardware acceleration in FPGA with Vivado and Vitis
Vollständiger Flow von Grund auf: Vivado-Plattform, Petalinux-Build und Hardware-Kernel-Build auf Vitis, auf dem MYIR-Entwicklungsboard MYD-CZU4EV
Measuring Circuit Delay for FPGA Timing using the ADP3450
Mit dem ADP3450 misst dieses Projekt die Verzögerung zwischen der Feststellung von FPGA IO auf Basis von NPN 2N3094 und der LED-Beleuchtung am Kollektor.
Real time filter compute with Pynq
In diesem Projekt zeige ich Ihnen, wie Sie eine Echtzeit-Filterkoeffizienten-Berechnung mit Pynq und Scipy-Bibliothek entwerfen.
It Lives! Bringing Up the Ultra96V2 Breakout Board
Das Ultra96 Breakout Board bringt auf und nimmt in Betrieb.
Projekte insgesamt 733 · 8 / 16
Verwandte Kategorien
Diese Seiteneinträge stammen von öffentlichen Seiten verschiedener Plattformen, ZouIC führt nur Kategorien, Indexe und Zusammenfassungen durch und beherbergt keinen Code oder Dateien; Das Projekt ist ausschließlich für Entwicklerreferenz bestimmt und das Urheberrecht und die Lizenz liegen unter den jeweiligen Open-Source-Vereinbarungen der Autoren.