DSP for FPGA: Rewriting FIR Logic to Meet Timing
延续之前的简易 FIR Verilog 模块，本项目讲解当时序违例出现时如何重写 HDL 逻辑。
Transfer Data between HDL and Embedded C in FPGA using DMA
本项目讲解 PL 侧 HDL 与处理器上嵌入式 C 之间用 DMA 传输数据的基本结构。
Yolov3 Tiny Tutorial: Darknet to Caffe for Xilinx DNNDK
本教程讲解如何把 Darknet 的 YOLOv3 Tiny 转成 Caffe 框架，再用 Xilinx DNNDK 与 Ultra96 实现。
Estimating Pi with a Cora Z7 Running Linux
怎么测出 Cora Z7 的性能？算圆周率如何——两个 CPU 核都用上，再跑一个完整操作系统。
A Practical Introduction to SRAM Memories Using an FPGA (II)
用 Verilog 写一个高效的 SRAM 控制器。
Ultra96v2 Linux-Based Platform in Xilinx Vitis 2020.1
本项目用 Xilinx Vitis 2020.1 生成并测试 Ultra96v2 的 Linux 硬件平台。
AgriAI : Pest Detection for Plants Using Deep Learning
利用深度学习与 Intel OpenVINO，为植物打造智能病虫害检测方案。
KV260 DPU-TRD Petalinux 2022.1 Vivado Flow
本项目演示如何走 Vivado 流程，从 BSP 构建带 DPU 支持的 KV260 PetaLinux 镜像。
Using APU + RPU + PL on Genesys ZU
Zynq UltraScale+ 是含多种处理单元的异构器件——本项目展示如何把 APU、RPU 和 PL 一起用起来。
SPI Interface RTL for Pmod ALS (8-bit ADC) in Verilog
从零写 Pmod ALS（8 位 ADC）的 Verilog SPI 接口，并把结果显示在 Basys3 的七段数码管上。
Binary Neural Network Demonstration on Ultra96
在基于 Xilinx Zynq UltraScale+ MPSoC 的 Avnet Ultra96 上，用 FPGA 二值神经网络加速做图像分类。
Scalable Intelligent Air Quality Monitoring and Response
空气质量监测：Intel Edison 计算模块 + Amazon AWS + Kibana 可视化，还有无人机！
JTAG Booting an Embedded Linux image on Zynq UltraScale+
用 Xilinx 的 XSCT 工具从 JTAG 接口启动 Zynq UltraScale+ MPSoC 的嵌入式 Linux 镜像。
Traffic Generator with AXI-4 Stream Master
看看如何创建一个带 AXI4-Lite 从接口与 AXI4-Stream 主接口的简易流量发生器外设。
Direct Register Mode DMA and Writing to DDR Memory on Zybo
用寄存器模式 DMA 事务，把数据从流量发生器外设搬进 Zybo Z7-10 的 DDR 内存。
PetaLinux 2019.2 on Ultra96 Using BSP + Recipe Patch
用全新 2019.2 BSP 创建 PetaLinux 工程，并演示如何修补 PetaLinux 2019.2 里一处 recipe 文件错误。
Zmod ADC & DAC on the Eclypse Z7: Sine Wave Loopback
在 Eclypse Z7 上用 ADC 与 DAC Zmod 模块做一个正弦波环回演示。
Rapid Prototyping with GStreamer, Vitis AI and DeepLib
几分钟内在 Zynq UltraScale+ 器件上开发智能视频处理应用。
Video Mixer feature implementation on Zynq FPGA
参考教程：在 Zynq FPGA 上实现视频混合器的各项功能，重点讲 Alpha 混合、Logo 图层与多路测试图案。
ZCU102-Vitis DPU TRD - Vitis AI (3.0)
Vitis 流程教程：ZCU102 上「Vitis DPU TRD」的扩展版，含详细步骤、构建与启动日志及调试提示。
Building Custom SDSoC Platform with PetaLinux
本教程展示如何把自定义 IP 加入 SDSoC 系统并与 PetaLinux 集成。
Amazon Kitchen DRS
本项目结合 RFID、称重传感器，以及 Arduino 与 Amazon Echo 的联网能力，打造一个基于 Amazon 的智能食品储藏管理系统。
Accelerating Image Processing with PYNQ & OpenMV Cam
PYNQ 擅长用可编程逻辑加速 Python 应用——来看看它怎么配合 OpenMV 摄像头。
Create an Image Processing with PetaLinux in 1 Hour or Less
用 Ultra96V2 与 OnSemi MIPI Mezzanine 板，一小时内搞定图像处理。
Petalinux Build, new app definition and Dynamic-Static IP
构建一个简单镜像，并用上电脚本启用动态/静态 IP（儿子放在 uZed 上的汪汪队立大功玩偶就先放一边）。
Ultra96-V2 Vivado 2020.2 Basic Hardware Platform
用 Vivado 2020.2 图形界面创建简单硬件平台，跑 Hello World 之类的裸机应用。
A Stereo Vision System Powered by Zynq SoC with Complete RTL
用最低配 Zynq 打造的双目视觉系统，靠 FPGA 并行计算驱动——附完整 RTL 与设计文件。
PMOD IP Development for Kria KV260 using Vitis HLS
本项目演示如何控制 KV260 载板上的 PMOD IO，并用 Vitis HLS 为它开发 IP。
Lego Land Rover Defender Robot with Kria KR260
本项目展示作者如何用 Kria KR260 与 Edge Impulse，把乐高科技组的路虎卫士改装成自主机器人。
Tracealyzer for FreeRTOS on Xilinx Zynq
指南：如何以操作系统感知的方式调试 Avnet MiniZed 上运行的 FreeRTOS 嵌入式应用。
Implementing Control Algorithms with Pynq (Python)
Xilinx PYNQ 框架让我们能在 FPGA 设计里用上 Python 与 Jupyter Notebook。
Helping Out My Local Coffee Shop During COVID Using FPGAs
记录作者在新冠期间如何用 FPGA 帮常去的街角咖啡馆改造出无接触营业方式。
共 1303 个项目，第 3 / 22 页
以上项目均来自该平台的公开页面，ZouIC 只做收录与索引，不托管代码与文件；项目仅供开发者参考，版权与授权归原作者，遵循其各自开源协议。