FPGA 开源项目
FPGA 是可编程逻辑器件，工程通常围绕 AMD Xilinx（Spartan / Artix / Zynq）、Intel Altera、Lattice 三个阵营展开，描述硬件行为的主流语言是 Verilog 与 VHDL；近几年用 HLS 做高层次综合、把 C++ 直接综合成流水线的做法也在变多。
这里收录的项目从入门级的计数器与七段数码管驱动，到 FIR 滤波与 DSP、AXI DMA 与嵌入式 Linux、基于 HLS 的图像处理流水线，再到 Zynq 上的软硬协同设计都有。多数条目会给出完整工程与约束文件，可以直接在开发板上复现。
MiniZed and Vitis for Motor Control with added HC-SR04
在 Adam Taylor「小身材大能量」电机控制项目基础上加 HC-SR04 超声波模块控制转速。
Driving Motors with Encoders on the Kria KR260
本项目演示如何用 Kria KR260 配合 Digilent HB3 电机控制 PMOD，驱动带编码器的 N20 微型减速电机。
Getting Started with BLDCs on Kria KD240 + Motor Kit Part 1
入门篇：用 AMD Kria KD240 传动起步套件与电机配件包控制无刷直流电机的基础知识。
Pi OS for Zynqberry - Installing Adafruit CircuitPython
在 Zynqberry 上跑 Adafruit CircuitPython 点亮 PiOLED——微控制器开发板与 FPGA 开发板开始合流。
XDF 2018 Linux Application Development on Ultra96
本课程演示 Xilinx Zynq UltraScale+ MPSoC 上 Linux 环境的构建、调试与性能分析等开发任务。
Super-Resolution with Vitis-AI on ZCU104 custom platform
本项目讲解如何为 ZCU104 创建自定义 Vitis 平台，并运行 Vitis-AI 预训练模型库里的超分辨率应用。
FPGA-Fractals 1920x1080x60 Real-Time on USB Power
FPGA 实时分形生成：全流水线、动态资源分配、最高每秒 1.8 万次矩阵乘，USB 供电即可跑 1080p60，浮点运算交给 J1B CPU。
JTAG Booting Embedded Linux on Zynq SoC
用 Xilinx 的 XSCT 工具从 JTAG 接口启动 Zynq-7000 SoC 的嵌入式 Linux 镜像。
Introduction to Xilinx Kria AI Smart Camera Applications
本项目在 Windows 机器上评估 Xilinx Kria SOM 的视觉 AI 智能摄像头应用。
Bare Metal/No-OS on Arty-Z7 in Vitis 2022.1
本项目讲解在 Zynq 架构的 Arty-Z7 上从硬件到 C 代码的无操作系统（no-OS）开发。
Detect, Decide, Do: CM5 + FPGA for Vision-Triggered Robotics
边缘 AI 遇上确定性运动控制——树莓派 CM5 看到人脸，FPGA 指挥机械臂挥手。基于 Tile 载板卡打造实时机器人系统。
Machine Learning with Ultra96, DPU IP (3.0) and DNNDK
本教程讲解为 Ultra96 板创建 DPU 3.0 TRD、配置 DNNDK，并用 ResNet50 与 YOLO 应用实测。
Zynq Ultrascale+ Hello World in Vivado and Vitis
在 Vivado 里建一个同时包含 PL 与 PS 的工程，导出 XSA 到 Vitis，做 Hello World 应用并演示结果。
Use Tensil, TF-Lite and PYNQ to run YOLO on Ultra96 board
展示如何用 Tensil 开源加速器、TensorFlow Lite 与 Xilinx PYNQ，在 Avnet Ultra96 板上运行 YOLO 模型。
Quantizing ResNet variants with Vitis-AI 3.0 & Pytorch
本教程详解 PyTorch 与 Vitis AI 3.0 下 ResNet 50/101/152 的量化步骤，含训练后量化、快速微调与量化感知训练。
FPGA Vision Lab: Real-Time Frame Grabbing & Streaming
基于 MicroBlaze V 的 FPGA 视觉平台：实时采集、调试并经以太网流式传输 MIPI 摄像头数据，支持整帧或高速 ROI 输出。
Creating a Base Hardware Design for the Zynqberry Zero
本教程逐步讲解如何在 Vivado 中为 Zynqberry Zero FPGA 板创建基础硬件设计。
Network programmability kit for Ultra96
面向 UltraScale+ 的网络 FPGA 开发框架：6 路 SFP+ 扩展、1U 机箱、Verilog IP 核与 NETCONF/YANG 管理接口。
RealSense Support for Kria KV260 PetaLinux 2021.1
为 Kria KV260 添加 Intel RealSense 深度相机支持（PetaLinux 2021.1）。
Point-Clouds based 3D-Object-Detection on PYNQ-DPU
在 KV260 上用 PYNQ-DPU overlay 处理激光雷达点云，让 3D 目标检测效率空前。
Live NYC Subway Monitor App on Ultra96 FPGA
用 Ultra96 与纽约 MTA 的 GTFS 数据源，做一个追踪通勤地铁实时动态的 Web 应用。
Xilinx Vivado board files for Spartan Edge Accelerator - 1
为 Xilinx Vivado/Vitis 定制板级文件，加速 SEEED Studio 平价 Spartan Edge Accelerator 平台的 FPGA 开发。
Update Boot Binary and Install Pynq on Kria KV260
如何用以太网恢复工具更新 Kria KV260 的启动镜像（让 Ubuntu 20.04 更稳定）并安装 PYNQ。
AXI lite slave custom IP-Core to control Led under petalinux
本项目演示如何用 Vivado 构建自定义 AXI Lite IP 核，在 Petalinux 下控制 PL 侧 LED。
总项目数 733 · 7 / 16
相关分类
本页条目均来自各平台的公开页面，ZouIC 只做分类、索引与摘要，不托管代码与文件；项目仅供开发者参考，版权与授权归原作者，遵循其各自开源协议。