FPGA 开源项目
FPGA 是可编程逻辑器件，工程通常围绕 AMD Xilinx（Spartan / Artix / Zynq）、Intel Altera、Lattice 三个阵营展开，描述硬件行为的主流语言是 Verilog 与 VHDL；近几年用 HLS 做高层次综合、把 C++ 直接综合成流水线的做法也在变多。
这里收录的项目从入门级的计数器与七段数码管驱动，到 FIR 滤波与 DSP、AXI DMA 与嵌入式 Linux、基于 HLS 的图像处理流水线，再到 Zynq 上的软硬协同设计都有。多数条目会给出完整工程与约束文件，可以直接在开发板上复现。
Empowering DUNE: A Guide to Starting with KRIA KR260, Vivado
教程：用 KRIA KR260、Vivado 2022.2 与 Petalinux 2022.2 创建并配置第一个 PL-PS 工程。
Speech controlled robot with Tensil and Arty A7 - Part 2
学习如何用 Tensil、Digilent Arty A7 FPGA 板和 Pololu Romi 底盘搭建语音控制机器人。
Edge Impulse on Kria KR260
本项目讲解如何在 Kria KR260 的 Ubuntu 22.04 镜像上安装 Edge Impulse，并开发一个基础机器学习模型。
Vitis HLS: Direct Digital Synthesizer implementation
在 Vitis HLS 中实现全流水线 DDS IP 核：相位截断、抖动处理与泰勒级数输出校正。
Agriculture crop disease detection using ML & Kria KV260
为减少作物病害损失，用边缘 AI 机器学习检测病害，帮助农户提高产量。
PYNQ-Z2 HDMI Usage - 3: Using Sobel Filter with HDMI
这次给 HDMI 直通加上 HLS Sobel 滤波 IP，实现实时图像处理。
Use Tensil and PYNQ to run ResNet-20 on Ultra96 FPGA board
展示如何用 Tensil 开源加速器配合 Xilinx PYNQ，在 Avnet Ultra96 开发板上运行 ResNet-20 模型。
Petalinux Build for ADRV9009 + ZCU102 Custom Design
分步指南：修改 ADI 的 HDL 参考设计后，为 ADRV9009 + ZCU102 构建自定义 PetaLinux 镜像。
One of the coolest FPGA Technologies: AMDs DFX
微秒级换硬件：用 AMD 的 FPGA 就能做到，这项技术叫动态功能交换（DFX）。
Creating VEK280 10G PL Ethernet based Vitis Custom Platform
用 2024.1 工具链为 AMD Versal VEK280 创建基于 10G PL 以太网的 Vitis 自定义基础平台。
_dElw1V29oF.gif?auto=compress%2Cformat&gifq=35)
Karp, Petalinux and Vitis-AI 2.0
本项目讲解如何在 Kria 自主机器人平台（Karp）的 PetaLinux 里安装 Vitis-AI 2.0。
Empowering DUNE: AXI UARTLite using Petalinux 2022.2 in KRIA
教程：创建支持 AXI UARTLite IP 的硬件设计，并在 Petalinux 2022.2 下交互。
Fix for Vitis Unified 2023.2 Launching into Blank Screen
本文记录如何修复 Vitis Unified IDE 2023.2 在 Ubuntu 上启动后只显示空白屏幕的问题。
Vitis-AI DPU-TRD for 2024.x with VIVADO and Kria/MPSoC
本文讲 2024.x 工具下为 Kria 或 MPSoC 创建带 DPU 的 Vitis AI 使能工程的通用步骤与方法。
Preventing Bird Strike at Airport with KRIA KV260
用 KV260 的 DPU 核与机器学习探测机场周边飞鸟，降低进近、着陆与起飞阶段的鸟击风险。
Pulse counter implemented in FPGA: hardware (VHDL) design
高速计数器：记录连续脉冲（如生命科学中的光子探测）的时间间隔。
XDF 2018 Mastering Programmable Logic with Xilinx SDSoC
用经过验证的 SDSoC 流程学习驾驭 SDSoC：通过动手实验为给定平台创建设计。
KV260 BIST Tutorial - Recreating with VIVADO/Vitis 2025.1
用 2025.1 工具为 Kria 视觉套件复刻 BIST 自检应用。
UARTLite FPGA to Linux: TTY Driver + Python Access via PCIe
经 PCIe XDMA 把 FPGA UARTLite IP 映射进 Linux：TTY 接口加 Python mmap 直接访问，SDR 与嵌入式应用绝佳搭配。
How to use Zmod AWG DAC converter with the Eclypse Z7 FPGA
看看如何在 Vivado 2021.2 中配合 Eclypse Z7 FPGA 板使用 Zmod AWG DAC 转换器。
From Code to Canvas: A SOM-Powered Robotic Writing Arm
用 AMD Kria KR260 机器人起步套件与 ROS2 驱动机械臂，在白板上自主书写文字。
Matbi Watch on Zybo Z7 using Verilog HDL
Matbi 手表来了：这个小项目的目标是用 Verilog HDL 在 FPGA 上做一块手表。
Accelerated Sine Wave Application in Vitis 2021.2
本项目讲解如何在 Vitis 2021.2 加速应用里，把正弦波生成卸载到 FPGA 的 PL 上。
Updating the HW Design in an Accelerated App in Vitis 2023.2
本项目讲解在 Vitis Unified 2023.2 中更新加速应用引用的硬件 XSA 文件。
Speech controlled robot with Tensil and Arty A7 - Part 1
学习如何用 Tensil 与 Digilent Arty A7 FPGA 板搭建语音控制机器人（第一部分）。
Using eInk Displays with the ZynqberryZero
看看如何在运行 Adafruit CircuitPython 的 ZynqberryZero 上驱动 UC8151D 芯片组的墨水屏。
Empowering DUNE: Support for hard peripherals RPi+PMOD KRIA
教程：为 KRIA KR260 创建支持树莓派与 PMOD 连接器的硬件设计。
_FUN7NaSBeS.gif?auto=compress%2Cformat&gifq=35)
Getting Tensil to run ResNet at 300 FPS on ZCU104
本教程展示如何优化在 CIFAR 上训练的 Tensil ResNet20，榨出最高性能。
Getting Started with AMD Spartan™ 7 FPGA in Vivado™ 2023.2
本项目讲解如何在 Vivado 2023.2 中为 SP701 创建面向裸机或 Linux 应用的硬件设计。
Zynqberry QSPI Boot Workaround for Vitis 2021.x and Later
本项目讲解在 Vitis 2021.x 及以后版本中，为 Trenz Zynqberry（TE0726 与 TE0727）烧写 QSPI 闪存的办法。
VHDL FIR Filter Vivado Simulation and Implementation
MATLAB 生成系数 → Vivado 仿真 → PYNQ-Z2 上板实现，结果经过验证。
总项目数 733 · 10 / 16
相关分类
本页条目均来自各平台的公开页面，ZouIC 只做分类、索引与摘要，不托管代码与文件；项目仅供开发者参考，版权与授权归原作者，遵循其各自开源协议。